NiosII嵌入式开发简介.ppt

Nios II 嵌入式开发简介 嵌入式系统朝着小体积、低功耗、高性能的趋势发展。在现代嵌入式系统中，MCU、DSP和FPGA在现代嵌入式系统中扮演的角色呈现三分天下的局面，他们各自具有独特的优势而且在某些方面又略显不足。 MCU 以ARM和51系列为主 丰富的软件系统支持 控制和处理人机接口 数据处理能力差 DSP 主要由德州仪器（TI）公司生产 专用的乘加以及浮点运算单元，在海量的数据处理上有优势 多用于信号的处理及采集上 FIR、FFT、MPEG4等 复杂逻辑实现效率低 FPGA 主要使用Altera、Xilinx公司的产品 适用于复杂逻辑的实现 凭借单芯片超大容量和高速并行数据运算能力，在信号处理上体现出了自己的优势 软件支持差 未来的方向是MCU+DSP+FPGA的有机结合 当前的解决方案 Altera公司的Nios II软核（32位） Xilinx公司的PowerPC硬核（本文不讨论） Altera SOPC SOPC = System-On-a-Programmable-Chip 可编程逻辑芯片上的片上系统 SOPC = MCU + DSP + FPGA Nios II采用SOPC Builder定制 DSP采用DSP Builder定制 片上总线是Avalon，Nios II专用 Nios II 软核。嵌入到Stratix和Cyclone系列中，使用片上逻辑实现。 最高处理能力可以达到200DMIP 有三种处理器形式，对应不同的性能、特性和面积 大量的IP核可以使用 Nios II 可以在片上实现一个或多个CPU核心 降低了系统的复杂性和功耗 降低了成本 便于升级 可定制指令集 Nios II处理器定制指令扩展了CPU指令集，提高对时间要求严格的软件运行速度，从而使开发人员能够提高系统性能。采用定制指令，可以实现传统处理器无法达到的最佳系统性能。 Nios II系列处理器支持多达256条的定制指令，加速通常由软件实现的逻辑和复杂数学算法 例如，在64K字节缓冲中，执行循环冗余编码计算的逻辑模块，其定制指令速度比软件快27倍。 Nios II处理器支持固定和可变周期操作，其向导功能将用户逻辑做为定制指令输入系统，自动生成便于在开发人员代码中使用的软件宏功能。 Nios II 定制指令 Avalon交换架构 Nios II专用的片上总线结构 针对系统处理器和外设的专用互联需求进行优化 能够进行多路数据同时处理，实现无与伦比的系统吞吐量 传统总线结构中，单个总线仲裁器控制总线主机和从机之间的通信。每个总线主机发起总线控制请求，由总线仲裁器对某个主机授权接入总线。如果多个主机试图同时接入总线，总线仲裁器会根据一套固定的总裁规则，分配总线资源给某个主机。由于每次只有一个主机能够接入总线、使用总线资源，因此会导致带宽瓶颈。 传统总线结构 Avalon交换架构的同时多主机体系结构提高了系统带宽，消除了带宽瓶颈。采用Avalon交换架构，每个总线主机均有自己的专用互联，总线主机只需抢占共享从机，而不是总线本身。每当系统加入模块或者外设接入优先权改变时，SOPC Builder利用最少的FPGA资源，产生新的最佳Avalon交换架构。 Avalon总线架构 硬件基本开发流程 采用LRM生成IP核 编写自己的逻辑模块 采用SOPC Builder建立Nios II处理器和外设 链接 编译、下载到FPGA 软件开发流程 使用NIOS IDE开发软件 在IDE环境中编译完成 直接编译进FPGA的下载文件通过JTAG下载到FPGA中debug SOPC Builder 基于Altera Cyclone II EP2C35 LE 33,216 Memory 483,840 bits Nios II处理器系列型号 资源使用率 NIOS II IDE 功能全面 多个例子 Nios II Software Developer’s Handbook 软件模板 除工程建立向导外，Nios II IDE还提供工程模板形式的软件代码实例，帮助您尽快建立工作系统。 每个模板是软件文件和工程设置的集合。您可以把代码放在工程目录下或者把文件输入到工程中，将自己的源代码加入到工程中。图 硬件抽象层 硬件抽象层（HAL）系统库是简化运行环境，为底层硬件通信程序提供简单器件驱动器接口。SOPC Builder和Nios II IDE紧密集成在一起，自动生成HAL系统库，做为Nios II处理器设计的电路板支持包。 MicroC/OS-II（？） MicroC/OS-II是Micrium的完整、便携式、支持ROM、抢先式实时内核，含有完整源代码、参考手册和免费的开发人员许可。当准备将设计移植到电路板上时，可以购买发售人许可。发售人许可使您能够为三个开