[信息与通信]1_quartus操作基础.ppt

Quartus 操作指南 聂小燕 1.1 Quartus II 的安装 软件安装完成之后，在软件中指定Altera公司的授权文件（License.dat），才能正常使用 ； 授权文件可以在Altera的网页上申请或者购买获得。 开发流程 创建工程 利用创建工程向导建立新工程时，要指定工程工作目录，分配工程名称，指定顶层设计实体的名称。 注意，工程工作目录不要有空格或中文，工程名称和顶层设计实体的名称必须一致。 将所有相关的文件都加入进此工程 选择目标器件 选择第三方EDA工具 注意，也可以在settings对话框设置工程的相关参数。 选择配置器件的工作方式 选择配置器件和编程方式，默认为auto 1.3.1 创建VHDL文件 可以使用Quartus II 文本编辑器或其它文本编辑器建立文本设计文件、Verilog和VHDL 设计文件。 选择菜单命令【File】|【New】或单击【新建】快捷按钮，在弹出的【New】对话框上选择新建文件的类型“VHDL File”。在该对话框上还可以新建AHDL File、图表和原理图文件、EDIF File、State Machine File以及Verilog HDL File等。 警告信息：由于是评估版本，所以不能生成编程下载文件。（该警告对仿真没有影响） 选择矢量波形文件 设置仿真的时间区域 向波形编辑器拖入信号节点 设置a端口的信号，有两种方式。可以使用快捷按钮或菜单。 设置b端口的信号 设置c端口的信号 设置 g1 = 1 g2a = 0 g2b = 0 选择放大缩小工具，改变显示大小 选择放大缩小工具后，单击鼠标右键是缩小，单击左键放大。 根据时序仿真结果可以检验译码器的功能。 分步编译就是使用对应命令分步执行对应的编译环节，每完成一个编译环节，生成一个对应的编译报告。分步编译跟全编译一样分为四步： 1、分析与综合（Analysis Synthesis） ：设计文件进行分析和检查输入文件是否有错误，对应的菜单命令是QuartusⅡ主窗口Process菜单下Start\Start Analysis Synthesis，对应的快捷图标是在主窗口的工具栏上的 ； 2、适配（Fitter） ：在适配过程中，完成设计逻辑器件中的布局布线、选择适当的内部互连路径、引脚分配、逻辑元件分配等，对应的菜单命令是QuartusⅡ主窗口Process菜单下Start\Start Fitter ；（注：两种编译方式引脚分配有所区别 ） 3、编程（Assembler） ：产生多种形式的器件编程映像文件 ，通过软件下载到目标器件当中去，对应的菜单命令是QuartusⅡ主窗口Process菜单下Start\Start Assembler ； 4、时序分析(Classical Timing Analyzer) ：计算给定设计与器件上的延时，完成设计分析的时序分析和所有逻辑的性能分析，菜单命令是QuartusⅡ主窗口Process菜单下Start\Start Classical Timing Analyzer ，对应的快捷图标是在主窗口的工具栏上的 。 编译完成以后，编译报告窗口Compilation Report会报告工程文件编译的相关信息，如编译的顶层文件名、目标芯片的信号、引脚的数目等等 。 全编译操作简单，适合简单的设计。对于复杂的设计，选择分步编译可以及时发现问题，提高设计纠错的效率，从而提高设计效率。 1.3.3 仿真设计文件 仿真的目的就是在软件环境下，验证电路的行为和设想中的是否一致。 FPGA/CPLD中的仿真分为功能仿真和时序仿真。功能仿真着重考察电路在理想环境下的行为和设计构想的一致性，时序仿真则在电路已经映射到特定的工艺环境后，考察器件在延时情况下对布局布线网表文件进行的一种仿真。 1 、建立波形文件 波形文件用来为设计产生输入激励信号。利用 Quartus II 波形编辑器可以创建矢量波形文件(.vwf) 创建一个新的矢量波形文件步骤如下： （1）选择QuartusⅡ主界面 File 菜单下的New命令，弹出新建对话框； （2）在新建话框中选择 Other Files 标签页，从中选择 Vector Waveform File，点击OK按钮，则打开一个空的波形编辑器窗口，主要分为信号栏、工具栏和波形栏 。 向波形编辑器拖入信号节点 各个快捷按钮具体功能如下： ：在波形文件