[信息与通信]DJ13第3章8-CPU模型2_组合逻辑设计.ppt

* * 3.5.1 组合逻辑控制器时序系统 1. 工作周期(也称机器周期) 取指周期 FT 用于指令正常执行时序控制 源周期 ST 目的周期 DT 执行周期 ET 中断周期 IT DMA周期 DMAT 用于I/O传送控制 定义以下工作周期: (1)组合逻辑控制器依靠不同的时间标志，使CPU分步工作。 (2)模型机按常规采用工作周期、时钟周期、工作脉冲三级时序。 ① 取指周期 FT ② 源周期 ST FT周期内, 完成从内存取指令?IR, 然后修改PC值(PC+1?PC); 本阶段的操作与指令类型无关。 在非寄存器寻址时, 在ST时间内, 按指令指定的源寻址方式, 形成源操作数地址、读取源操作数, 并将其存入暂存器C。 FT结束时, 按操作码和寻址方式转相应工作周期。 (分寄存器寻址或非寄存器寻址) ④ 执行周期 ET 主要完成: ? 完成指令指定功能(如传送、运算、取转移地址送入PC等) ? 后续地址?MAR ③ 目的周期 DT 在非寄存器寻址时, 在DT时间内, 按指令指定的目的寻址方式, 读取目的地址(?MAR)或目的操作数(?暂存器D) 。 (顺序地址或转移地址) ⑤ 中断周期 IT 关中断、保存断点和PSW、寻找并转入中断服务程序入口地址。 IT指CPU响应中断请求后, 直到执行中断服务程序前的一段时间。 以便返回主程序并继续执行 执行中断服务程序前, 不响应新的中断请求 —中断周期内的工作由硬件自动完成 包括以下工作: ⑥ DMA周期 DMAT DMAT指CPU响应DMA请求后, 到传送完一次数据。 DMA控制器接管总线权, 控制M－I/O直传。 —DMAT内的工作由DMA控制器硬件自动完成 上述六种工作周期之间的转换关系是: FT Reset ST DT ET 双操作数 无操作数 单操作数 无DMA和中断请求 IT 有中断请求 DMAT 有DMA请求 中断周期结束 DMA结束且DMA请求也无中断请求 有中断请求 有DMA请求 工作周期转换流程是: FT N ET DT DMA请求? 中断请求? Y DMAT IT ST 双 转 单 Y N 设置6个触发器分别作为各周期状态标志 1 工作周期开始 0 工作周期结束 在整个指令周期中, 任何时候必须、且只能有一个工作周期状态标志为“1”。 ① 时钟周期时间: 一次从M读出, 并经数据通路传送的操作; 或 一次数据通路传送操作; 或 一次向M写入的操作 2. 时钟周期(也称节拍) — T 完成一步操作: 1微秒 模型机以访存时间作为一步操作时间。 假设: 一个总线周期等于一个时钟周期。 ② 时钟周期数: ? 每个工作周期第一拍T= 0; ? 每开始一个新节拍T计数; ? 工作周期结束时T清0。 一个工作周期中的时钟数可变 用计数器T控制节拍数: 将计数值译码, 可产生节拍电位。 如下图可产生 T3 T2 T1 T0 : 注: 由T触发器构成计数器, 并通过译码器产生节拍信号。 T触发器由J-K触发器的J-K 端相连构成, 在C脉冲下降沿翻转, 逻辑状态方程是: 计数脉冲 CPT CLR Q0 C T 2－4译码器 Q1 C T R R T3 T2 T1 T0 00 11 10 01 +5V “1” Q n+1 =T?Q n 即: Q n+1 = Q n T=1时, CPT下降沿到来后, T=0时, CPT下降沿到来后, Q n+1 = Q n 产生以下时序(由译码器输出): 00 00 01 01 10 10 11 11 T0 T1 T2 T3 注: 如果1个工作周期需要更多的节拍, 如T4 、 T5等, 则需要增加计数器的长度(如教材P.138图3-35)。 每个时钟结束时设置一个脉冲。 3. 工作脉冲 P 1μS 时钟周期T 工作脉冲P 打入寄存器 进行时序转换 (周期状态设置/清除 时钟T计数/清除) 注: 为简化控制过程, 本教材将时钟周期(T)长度定为一次访存的时间长度, 因此取指周期只需要一个节拍T。 (见教材P.137) 3.5.2 指令流程图与操作时间表 ? 在寄存器传送级拟定指令流程: 也就是确定指令执行执行的具体步骤，确定每个工作周期中每一个节拍需要完成的具体操作。 ? 拟定操作时间表: 列出每一步操作所需的微命令及产生条件。 控制器设计的核心是拟定各类指令的执行过程。 有两种可供选择的设计线索： (1)以工作周期为线索，按工作周期分别拟定各类指令在本工作周期内的操作流程，再以操作时间表分时列出应当发出的微命令及逻辑条件。 (2)以指令为线索，按指令类型分别拟定操作流程。 1、取指周期 F