[信息与通信]Simulink6.ppt

2.6.1 组合逻辑电路仿真 1.编码器的仿真 编码器是指用选定的一组0、1序列来识别特定对象的过程。 设编码器有n个输入端X0，X1，…，Xn-1，有m个输出端Z0，Z1，…，Zm-1。规定在任何给定时间内，n个输入端中只有一个输入出现，其余n-1个输入均不得出现。为了建立输入输出之间一一对应的关系，输出的位数应满足 ，m取整数。 例2.20 利用Simulink模块搭建一个3位二进制编码器的仿真模型。 1）模型分析 3位二进制编码器也叫8-3线二进制编码器。 真值表见下页 逻辑表达式： Z2=X4+X5+X6+X7 Z1=X2+X3+X6+X7 Z0=X1+X3+X5+X7 2）模型搭建 Ex20.mdl 3-8线译码器的逻辑表达式： 2）模型搭建 Ex21.mdl 例2.22 4-16线译码器的仿真模型 将3-8线译码器的模型作为子系统来搭建4-16线译码器。 1）创建具有使能端的3-8线译码器 在例2.22所建立模型的Ex21.mdl的基础上的，直接创建具有使能端的3-8线译码器的Simulink模型Ex22_1.mdl 2）3-8线译码器子系统的建立 用鼠标选定Ex22_1.mdl中子系统的范围。在菜单栏中执行Edit/Create Subsystem命令，或按下Ctrl+G，即可创建一个Simulink子系统。 输入口分别更名为A0、A1、A2及S0、S1、S2，输出端口更名为Q1~Q8， 3-8线译码器子系统Ex22_2.mdl。 3）封装3-8线译码器子系统 在Ex22_2.mdl中，将创建的3-8线译码器子系统选中后，在菜单栏中执行Edit/Mask Subsystem，或按下Ctrl+M，打开封装子系统对话框，封装此子系统 单击OK，即可将3-8线译码器子系统封装完毕，见Ex22_3.mdl。 4）自建用户模块库 在Simulink模型编辑窗口中，在菜单栏中执行File/New/Library，这样将新建一个模块库窗口。 在此先将封装好的3-8线译码器子系统拷贝到该库文件中，并将模块命名为Tedecode，然后执行File/Save as...，将该库文件命名为MyDigital.mdl，保存在work目录下 。 在Command Window中键入命令MyDigital，即可打开刚建立的含有3-8线译码器的模块库。 5）4-16线译码器的搭建 对于两个3-8线译码器，选择任意一个使能端作为第4个译码输入端。 Ex22_4.mdl 3.数据选择器仿真 数据选择器又叫多路选择器或多路开关。它有m个输入端X0~Xm-1，一个输出端D，n个地址端A0~An-1。输入端的个数m与地址端的位数应满足：2n=m。在地址码A0~An-1的控制下，从多个输入中选择一个，将其送到输出端。 例2.23 4路数据选择器。用以实现选择4个不同频率信号中的任一信号在示波器中的输出。 1）模型分析 逻辑表达式如下： 2）模型搭建 Ex23.mdl 4.奇偶校验器仿真 奇偶校验电路主要用于检测代码在传输和存储过程中是否出现差错。奇偶校验原理是基于异或逻辑功能。奇偶校验的编码方法是在原信息码组后添加一位监督码元。 奇偶校验分为奇校验和偶校验，奇校验是原信息码元加上监督码元后，使之组成的整个数码组中，1的个数为奇数个。偶校验的工作原理则正好与奇校验相反。 例2.24 现有一列含有10个数的随机0、1数列沿信号线传输，在传输过程中该数列因干扰信号，任一数字发生改变的几率为0.5%。试用MATLAB对奇偶校验器的功能进行仿真。 1）模型分析 设该10位信息码为a1a2a3…a10，监督码元为C，可以推出监督码元C的表达式如下： 在接收端，计算校验因子的表达式如下： 若S=0，表示无错传输；S=1表示传输有错。若接收端发现有错误传输，则通知发送端重发。 2）编写M文件 Ex24_1.m 3）奇偶校验器的Simulink模型仿真 Ex24_2.mdl 5. 加法器仿真 半加器的逻辑表达式： A、B—加数， S—和，C—半加器进位 全加器的逻辑表达式： A、B—加数， S—和， C—低位进位，D—全加器和 例2.25 利用全加器实现4位二进制运算 1）建立全加器模块库 Ex25_1.mdl和FullAdder.mdl 2）搭建4位全加器Simulink模型 Ex25_2.mdl 2.6.2 时序逻辑电路仿真