- 1、本文档共76页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
[信息与通信]第7章宏功能模块的应用
第7章 宏功能模块的应用 【学习目标】 通过本章学习学生应了解宏功能模块LPM的含义及应用。重点掌握利用宏功能模块设计存储器、先入先出(FIFO)双口缓冲储器、乘法器、嵌入式锁相环和正弦波信号发生器的方法;了解IP核的概念以及分类和复用。 7.1 宏功能模块概述 宏功能模块LPM:是参数可设置模块库的英语缩写(Lirary of Parameterized Modules),这些可以以图形或硬件描述语言模块形式方便调用的宏功能块,使得基于EDA技术的电子设计的效率和可靠性有了很大的提高。设计者可以根据实际电路的设计需要,选择LPM库中的适当模块,并为其设定适当的参数,就能满足自己设计需要,从而在自己的项目中十分方便地调用优秀的电子工程师人员的硬件设计成果。 7.1 宏功能模块概述 Altera公司提供的宏功能模块与LPM函数主要有: ● 算术组件:包括累加器、加法器、乘法器和LPM算术函数。 ● 门电路:包括多路复用器和LPM门函数。 ● I/O组件:包括时钟数据恢复(CDR)、锁相环(PLL)、双数据速率(DDR)、千兆位收发器块(GXB)、LVDS接收器和发送器、PLL重新配置和远程更新宏功能模块。 ● 存储器编译器:包括FIFO Partitioner、RAM和ROM宏功能模块。 ● 存储组件:包括存储器、移位寄存器宏模块和LPM存储器函数。 7.2 存储器设计 7.2.1 ROM设计 在Quartus Ⅱ中能接受的初始化数据文件有两种: ①Memory Initialization File(.mif)格式 ②Hexadecimal (Intel-Format)File(.hex)格式 7.2 存储器设计 7.2.1 ROM设计 1. 建立.mif格式 首先在硬盘上建立一个工作文件夹,然后建立工程文件LMP_ROM并存放在该工作文件夹中。 在QuartusⅡ主界面下单击“File”菜单选择“New”命令,并在“New”对话框中单击“Other files”页面,如图7.1所示。 7.2 存储器设计 7.2.1 ROM设计 7.2 存储器设计 7.2.1 ROM设计 然后选择“Memory Intialization File”选项,单击OK按钮后弹出如图7.2所示的对话框,设 ROM中有64 个8 位数据,“Number of word”中填入ROM中的数据数。这里填“64,在“Word size”中填入数据宽度,这里取8位,单击“OK”按钮,弹出图7.3所示的空的mif数据表格。 7.2 存储器设计 7.2 存储器设计 7.2.1 ROM设计 填入数据后如图7.4所示 图7. 4 填入数据 7.2 存储器设计 7.2.1 ROM设计 用鼠标右键单击窗口边缘的地址栏弹出格式选择窗口,可以从中选择不同的地址格式和数据格式。表中任意数据对应的地址为左列数和顶行数之和。 例如,表中任意一个数据87对应的地址为左列16,顶行3,则地址为16+3=19, 若用16进制表示为13H,表示存储器地址为13H内的数据为87。完成数据输入后,保存文件并命名名为“rom.mif”。 7.2 存储器设计 7.2.1 ROM设计 2.制定ROM模块 数据文件保存完毕后,利用“MegWizard Plug-In Manger”来定制ROM宏模块,并将建立好的数据文件加载到此ROM中。步骤如下: (1)在Quartus Ⅱ主界面下单击“Tools”菜单,选择“MegaWizard Plug_In Mange”命令,弹出如图7.5所示对话框。 7.2 存储器设计 图7. 5 创建新的宏模块 7.2 存储器设计 7.2.1 ROM设计 选中“Creat a new custom megafunction variation”选项,单击“Next”按钮后,弹出如图7.6所示的对话框,在左侧栏选择“Memory Complier”项下的“ROM-1PORT”,再选择器件和语言方式(这里选择ACEX1K器件和VHDL语言),最后输入ROM文件存放的路径和文件名。 7.2 存储器设计 图 7. 6 选择ROM宏模块 7.2 存储器设计 7.2.1 ROM设计 (2)单击“Next”按钮后弹出如图7.7所示的对话框设置地址线位宽和数据位宽,在数据位宽和数据数一栏中选择“8”和“64”;在“What sh
您可能关注的文档
- [信息与通信]电气安全技术管理人员.ppt
- [信息与通信]电气接线图的识图.ppt
- [信息与通信]电气控制与PLC.ppt
- [信息与通信]电气自动化.ppt
- [信息与通信]电气测量技术-自动化2008.ppt
- [信息与通信]电源PCBLAYOUT基本介绍.ppt
- [信息与通信]电磁兼容传导抗扰度基础知识及实例分析.ppt
- [信息与通信]电源他基础培训ppt.ppt
- [信息与通信]电磁兼容标准与测量.ppt
- [信息与通信]电磁兼容设计.ppt
- 2024年江西省高考政治试卷真题(含答案逐题解析).pdf
- 2025年四川省新高考八省适应性联考模拟演练(二)物理试卷(含答案详解).pdf
- 2025年四川省新高考八省适应性联考模拟演练(二)地理试卷(含答案详解).pdf
- 2024年内蒙通辽市中考化学试卷(含答案逐题解析).docx
- 2024年四川省攀枝花市中考化学试卷真题(含答案详解).docx
- (一模)长春市2025届高三质量监测(一)化学试卷(含答案).pdf
- 2024年安徽省高考政治试卷(含答案逐题解析).pdf
- (一模)长春市2025届高三质量监测(一)生物试卷(含答案).pdf
- 2024年湖南省高考政治试卷真题(含答案逐题解析).docx
- 2024年安徽省高考政治试卷(含答案逐题解析).docx
文档评论(0)