- 1、本文档共38页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
[信息与通信]第9章__DMA控制接口及内部结构
第9章 DMA控制接口及内部结构 9.1 DMA概述 9.1.2 DMA传输的过程及工作方式 9.1.3 DMA控制器的结构 9.2 DMA控制器8237A * 本章以DMA控制器8237A为例,主要介绍其工作原理、结构、工作时序及工作方式等,重点介绍DMAC的内部寄存器、编程方式及其应用。 DMA传输方式作是CPU与外部设备之间进行数据交换的四种基本方式之一,采用专门的硬件,即DMA控制器来控制数据的传输,克服了数据传输由程序控制而使系统工作效率低的缺点。 9.1.1 DMA传输的特点 (以硬件控制取代软件控制进行信息传送) DMA控制器暂时享有总线控制权,行使地址修改、控制数据传送等功能,数据传送速度主要受存储设备的存取速度限制。 在DMA数据传输过程中脱离了CPU的控制,采用DMA控制器来管理和控制数据传输的整个过程,而DMA控制器的启动初始化,都是由CPU控制完成。 DMA控制原理图如下: 1、准备 请求:I/O外设 DMAC CPU 应答: DMAC I/O设备 DREQ HRQ HLDA DACK 3、数据传送结束,DMAC发出过程终止信号EOP, HRQ失效,CPU重新获得总线控制权。 M I/O DATA 2、传送:DMAC向I/O设备发读/写信号 DMAC向M发地址信号和读/写信号 DMA传输的过程的三个阶段 DMA方式传送数据过程分为3阶段,即准备阶段、数据传送阶段和传送结束阶段。 DATA DMA传送过程示意图 I/O DMA CPU I/O RAM DMA DREQ HRQ HLDA DACK R/W 由被动态 进入主动态 (总裁) 经总线裁决后认可, 进入总线保持状态, CPU失去总线控制权 经判优及屏蔽处理 MEMR/MEMW DMA控制器可以像CPU那样获得总线的控制权,完成外设与存储器之间的数据高速交换。DMA控制器不但要与外设连接,以接受外设发出的DMA操作请求和在DMA期间对外设进行控制,还要与CPU连接,以请求总线的控制权;同时,它还需要与三大总线连接,以便进行总线的控制。 DMA控制器内部结构与外设的连线 DMA控制器可以像CPU那样获得总线的控制权,完成外设与存储器之间的数据高速交换。DMA控制器不但要与外设连接,以接受外设发出的DMA操作请求和在DMA期间对外设进行控制,还要与CPU连接,以请求总线的控制权;同时,它还需要与三大总线连接,以便进行总线的控制。 9.2.1 8237A控制器的特点 1、8237A有4个独立的DMA通道,可以编程实现对4个不同外设DMA传送操作的控制; 2、每个通道的DMA请求都可以被允许和禁止,并能对各个通道的DMA请求进行优先权管理; 3、能完成存储器与外设之间的数据传送,还可以完成存储器两个区域之间的数据传送,每个通道一次传送数据的最大长度可达64KB; 4、存储器的寻址范围为64K; 5、8237A的DMA传送方式有4种:单字节传送方式、成组传送方式、请求传送方式和级联传送方式; 6、8237A可以通过级联方式扩展通道数; 7、具有控制传送结束用的外接过程结束控制信号输入端EOP,允许外部输入该信号以结束DMA传送。 9.2 DMA控制器8237A DMA控制器在系统中有两种工作状态,即主动态和被动态。 在主动态时,DMA控制器完全取代CPU对总线的控制权,通过总线向存储器或外设发出地址和读/写信号,以控制两种存储实体间的数据交换。在被动态时,DMA与其它接口一样,接受CPU对它的读/写操作,在进行DMA方式传送之前,由CPU处理对DMA控制器编程,以确定通道选择DMA操作类型及方式、内存首地址及需要传送的字节数等参数。 1.8237A的内部结构 8237A是一个多功能的可编程DMA控制器,内部主要包括时序和控制逻辑、优先级编码逻辑、命令控制逻辑、数据和地址缓冲器组和内部寄存器组。 9.2.2 工作原理、内部结构和引脚 8237A内部结构 9.2.2 工作原理、内部结构和引脚 8 X 4 8 X 4 8 X 4 屏蔽寄存器 1、时序与控制逻辑 该部分的功能是根据初始化编程时所设置的
文档评论(0)