[信息与通信]第9章扩展技术0609.ppt

第9章 单片机的系统扩展 教学目的：掌握单片机应用系统并行与串行外围扩展的方法；掌握并行总线扩展中的地址译码技术。 教学重点：并行总线扩展的硬件与软件设计方法。 教学难点：串行总线扩展的软件设计方法。 9.1 并行扩展概述 9.1.1 外部并行扩展总线 1.扩展方式 并行I/O口 2. 并行总线扩展基本问题 总线连接电路设计、地址译码、器件地址．并行总线扩展电路设计。 并行总线扩展连接方式符合三总线连接方式。数据总线为三态口，在不传送数据时为高阻态。总线分时对不同的外设进行数据传送。 9．1．2 并行扩展的寻址方法 具有与微机总线兼容的并行接口器件，应选择并行扩展总线方式扩展；外围器件为非总线兼容并行接口，只能通过I/O来扩展接口。并行总线具有三态输出，总线上可挂接多个并行接口器件，因此存在寻址问题。 单片机并行扩展总线有严格的时序要求，数据传输要严格按照CPU时序运行。 1.线选法寻址 线选法是直接以系统的几根高位地址线作为芯片的片选信号。 2. 译码法寻址 由译码器组成译码电路对系统的高位地址进行译码，译码电路将地址空间划分若干块，其输出作为存储器芯片的片选信号分别选通各芯片通过地址线译码。 3．数据存储器与外设的统一编址 线选地址译码 ：用译码器将寻址范围等分的译码方法见下图。 9.2 存储器的并行扩展 9．2．1 数据存储器扩展概述 单片机应用系统中并行扩展的数据存储器都是静态随机存储器 SRAM，常用的SRAM有62系列的6264、62256、628128、628512等，存储容量分别为 8KB、32KB、128KB、512KB等。 数据存储器地址空间同程序存储器一样，由P2口提供高8位地址，P0口分时提供低 8位地址和8位双向数据线。 访问片外扩展数据存储器的4条寄存器间址指令： （b）数据存储器写周期时序 图9-3 访问片外RAM的操作时序 9．2．3 数据存储器扩展举例 图9－4 扩展64KB RAM 9.3 并行I/O接口的扩展 9.3.1 简单的并行I /O扩展 在需要扩展I/O口，或者需要提高系统的带负载能力的情况，常采用锁存器、缓冲/驱动器等作为I/O口扩展芯片 ，这是单片机应用系统中经常采用的方法。这种I/O口一般都是通过P0口扩展，具有电路简单、成本低、配置灵活的优点。一般在扩展单个8位输出/输入口时，十分方便。 图9-5 简单I/O接口扩展电路 图中输入和输出都是在P2.0为0时有效，它们占有相同的地址空间，但由于它们分别用读和写信号控制，因而尽管它们都直接与P0口相接，却不可能同时被选中，这样在总线上就不会发生冲突。 系统中若有其它扩展RAM，或其它输入／输出接口，则可用线选法或译码法将地址空间区分开。 按照图9-5电路的接法，要求实现如下功能：任意按下一个键，对应的LED 亮，例如，按K1则LED1亮，按K2则LED2亮等。则编写程序如下： LOOP：MOV DPTR，＃0FEFFH ；指向 I/O口地址 MOVX A， ＠DPTR ；从244读入数据，检测按钮 MOVX ＠DPTR，A ；向273输出数据，驱动LED SJMP LOOP ；循环 9.3.2 可编程I/O接口电路的扩展 可编程序接口是指其功能可由计算机的指令来加以改变的接口芯片。可编程I/O接口利用软件设置片内控制寄存器，可使一个接口芯片执行多种不同的接口功能，因此使用十分灵活。 在此仅以在单片机中常用的一种可编程通用并行接口芯片8255A为例说明问题 。 1．8255A的引脚介绍 ① 数据总线 ： D0～D7、PA0～PA7、PB0～PB7、PC0～PC7 ② 控制线： 、 、 RESET ③ 寻址线： 、A0、A1 2．8255A可编程接口的结构 3． 8255A的工作方式 方式0（基本输入／输出方式） 方式1（选通输入／输出方式） 方式2（双向数据传送方式） 最常用和最简单的方法是方式0 4． 8255A的控制寄存器 8255A的工作方式选择是通过对控制寄存器输入控制字（或称命令字）的方式实现的 。 ① 方式选择控制字 ② C口置／复位控制字 图9-7 8255A控制字的格式与定义 9．4 串行扩展概述 为了进一步缩小单片机及其外围芯片的体积，降低价格，简化互连线路