[信息与通信]第六章_51存储器和IO的扩展.ppt

第六章 MCS-51存储器和I/O扩展 §6-1 存储器扩展 §6-2 并行I/O口扩展 §6-1 存储器扩展 一、MCS-51总线扩展结构 1、单片机系统结构 2、单片机总线扩展结构 （1）??地址线与存储器容量的关系 A7~A0： 8根地址线， 有 28=256个单元 A9~A0： 10根地址线， 有 210=1KB A10~A0： 11根地址线， 有 211=2K A11~A0： 12根地址线， 有 212=4K A12~A0： 13根地址线， 有 213=8K 等等 （2）16位地址/8位数据的形成 51系列单片机P0口和P2口既是通用I/O口，同时 P0口还是分时复用的双向数据总线和低8位地址总线 （一般需要加一级锁存器），而P2口则是高8位地址总 线。 低8位地址和数据的区分：ALE高电平信号与P0口有 效地址信号同时出现，ALE下降沿时锁存低8位地址， ALE低电平时P0口为数据。 高8位地址的形成：有P2口送出高8位地址，A15~A8，在执行MOVX、MOVC指令时P2口数据作 为地址送出，常用来作为RAM、ROM的片选信号。 （3）地址锁存器---74LS373 （8D三态同相锁存器） ①引脚功能： D7~D0：8位并行数据输入端 Q7~Q0：8位并行数据输出端 G： 为1时D端数据 = Q端数据，为0时Q端数据保持。 ：片选端，低电平有效 ②74LS373的引脚和示意图： ③真值表： G D Q L H H H L H L L L L × 不变 H × × 高阻 3、典型RAM和ROM芯片介绍 1) 半导体存储器的分为：RAM和ROM。RAM分为静态RAM（SRAM）和动态RAM（DRAM）两种。目前计算机内的主存储器都是DRAM。图示为静态RAM的原理图 2）6116的引脚结构如下图所示 3）ROM的组成结构 典型的EPROM芯片有Intel公司的2716(2K×8)、2732(4?K×8)、 2764(8?K×8)、27128(16?K×8)、 27256(32?K×8)、27512(64?K×8)等。 二、存储器扩展的基本方法 1、存储器扩展的基本问题。 1）扩展容量：16根地址线最大可扩展到64K 2）扩展要解决的问题：地址线、扩展芯片在64K范围内 所占的地址范围 3）存储器扩展的编址：存储芯片片的选择、片内单元的 编址 4）选择芯片的方法：片选技术 2、存储器扩展的片选技术 一般产生片选有两种方法: 线选法和译码法。 （1）线选法 线选法用低位地址线对片内的存储单元进行寻址，所需的 地址线由片内地址线决定，用余下的高位地址线分别接至芯片 的片选端，以区分各芯片的地址范围。例如要扩展8K容量的外 RAM，地址线和片选如下： 地址线：log2(8?K)＝log2（213）＝13条(A12～A0) 片选线：余下的A15～A13分别接至芯片的片选端。A15～A13轮流 出现低电平，可保证一次只选一片。 用线选法扩展存储器的缺点 ① 各芯片间地址不连续。而习惯上使用连续地址,如24?K范围地址从0000H到5FFFH。 ② 有相当数量的地址不能使用,否则造成片选混乱。 例6-1 扩展三片2K存储芯片，试用线选法给出接线图和地址。 分析：显然要11根地址线和3根片选线，分配如下 低位地址线：P0.7~P0.0--A7~A0，P2.2~P2.0--A10~A8， 合成11根地址线； 高位地址线：P2.5、P2.4、P2.3--A13、A12、A11，作3片的片选， 余下： P2.7、P2.6不用，取00 扩展接线结构如图： 编址： P2.7、P2.6、P2.5、P2.4、P2.3、P2.2、P2.1、P2.0 P0.7~P0.0 1号片 0 0 1 1 0 0 0 0 00H 0 0 1 1 0 1 1 1 FFH 2号片 0 0 1 0 1 0 0 0 00H 0