[信息与通信]第六章时序逻辑电路.ppt

第六章 时序逻辑电路 第一节 寄存器 第二节 计数器 第三节 一般时序电路 §1 寄存器 4、集成寄存器举例：74LS175 （2）电路（4位，右移，JK触发器构成） 3、双向移位寄存器 §2 计数器 本节内容： 3电路 （3）异步二进制可逆计数 （2）其它集成十进制计数器（略） 1、计数容量小于集成芯片容量时，采用复位法和置位法。 计数容量小于集成芯片容量时计数方法总结： 1、用74LS290实现12归1 2、用161实现12归1计数 五、主要应用 本章要求 本章作业 例2 （2）状态化简：合并等价状态。 列表法状态化简（了解） 例：已知原始状态表进行化简。（P175） 290：2－5－10异步计数器 异步清0，异步置数。 ③当Q20 Q23Q22Q21Q10 =1 0011时, (2)片清0 、(1)片保持不变，仍为1, 结果使 Q20Q23Q22Q21Q10 =0 0001，实现12归1的计数。 ②当Q23Q22Q21Q10 组由1001 → 0000时,产生十位的计数脉冲,Q20由0→1。 ①由Q20和Q23Q22Q21Q10 组成十位和个位。上电后全为0。 Q3 Q2 Q1 Q0 CP2 CP1 RO1RO2 SO1SO2 二进制 五进制 组成十进制 也可组成十进制 Q3 Q2 Q1 Q0 CP2 CP1 RO1RO2 SO1SO2 二进制 五进制 Q23 Q22 Q21 Q20 Q10 12归1电路 分析: 290（1） 290（2） 1→0 说明:同样方法可实现“7翻1”、“30翻1”等。 个位 十位 CP入 分析： Q20 Q13 Q12 Q11 Q10 ⒈两片161构成同步计数电路（⑵片高位、⑴片低位）， 由使能端控制级联计数。 ⒉161异步清零（⑴片有清零，⑵片无清零）， 同步置数（⑴片置1，⑵片置0） 。 ⒊计数到0 1001后，⑵片可以计数，再来CP，十位加1， 个位变为1010后立即清0。总计数值为1 0000。 ⒋计数到1 0010后，LD1＝LD2＝0，再来CP，⑵片置0， ⑴片置1。总计数值为0 0001。 3、用可逆计数器74LS191实现12归1计数 ①异步置数，LD低有效。 ②使能控制端S，S=1 保持；S=0，计数； ③加/减控制端（D/U），(=0加计数,=1减计数)； ④进/借位输出端Co/Bo，当加计数到15,或减计数 到0时,Co/Bo=1。 思考：1.用2片74191设计12归1电路。 2.用1片74191加1个D触发器 设计12归1电路。 （允许加少量门电路） /S /LD Co/Bo /RCo U/D （1）用移位寄存器构成 环形计数器就是一个顺序脉冲发生器，CP端不断输入系列脉冲时，Q0—Q3端将依次输出正脉冲，并不断循环。 在电路的多个输出端依次发出脉冲。 1、移位寄存器型计数器 （1）环形计数器（2）扭环形计数器 2、顺序脉冲发生器 1000 0100 0010 0001 （2）用集成计数器和译码器实现顺序脉冲的发生电路 0 0 0 0 ①161构成八进制计数器，Q2Q1Q0＝000～111，产生138的译码输入。 ②138在Q2Q1Q0的作用下，依次从/P0～/P7输出一个负脉冲。 ③CP=↑时: Q2Q1Q0准备好地址; CP=↓(/CP=↑)时:译码输出。 说明: 0 0 0 0 例：8进制计数器和8选1数据选择器组列信号。 3、用计数器作序列信号发生器 （修改D0-D7的高、低电平值即可得任意序列信号） ⒈掌握移位寄存器的设计、分析方法。 ⒉掌握计数器的分析(同步、异步)、设计(同步)方法。 ⒊熟练掌握集成移位寄存器、集成计数器的应用。 ⒋掌握序列码发生器的分析与设计。 return 6.5 6.7 6.12 6.13 6.15 作业: 本章完 思考: 6.24 确定原始状态原则： ①输入输出不同组合设为不同状态； ②输入输出相同时，看输入对下一输出作用， 不同则设新状态。 （1）建立原始状态图 ①确定电路的输入、输出变量； ②确定电路应当包括的状态个数； ③确定状态转移方向。 步骤： 一般不把CP作输入信号，而只作为定时信号。 宁多勿漏，确保能实现功能。 例1 模5的加1、加2计数器，当返回状态0时，有进位输 出