[信息与通信]集成电路课件3.ppt

EE141 EE141  《集成电路分析与设计》课程主要介绍什么内容? CMOS数字集成电路(CMOS digital IC) IC的发展历史及现状(History of IC) IC 设计流程和方法(Design process and Methodology) IC 制造工艺技术(Fabrication process) IC EDA（CAD）工具使用(EDA tools) CMOS反相器设计(CMOS Inverter) CMOS组合逻辑门设计(Combinational Logic Circuit) CMOS时序逻辑电路设计(Sequential Logic Circuit ) IC 版图设计(Layout) IC 仿真技术(Simulation) 存储器电路设计介绍(Memory Circuits) 模拟IC设计介绍(Analog IC) 简述 本章主要介绍静态逻辑门电路的设计。 静态逻辑的含义是：门的输出总是输入的逻辑函数，并且不论什么时刻都可以在门的输出端得到输出逻辑值。 本章内容 与非门的直流特性 或非门的直流特性 与非门、或非门的版图设计 开关特性 复杂的CMOS逻辑门 一个CMOS全加器的设计 CMOS与非门的直流特性 CMOS与非门的直流特性 PMOS器件尺寸相同，Wp，Lp NMOS器件尺寸相同，Wn，Ln CMOS与非门的直流特性 两个PMOS器件并联 有这样一个规律：两个并联的MOS管等价于两个并联MOS管宽度之和的单个MOS管； CMOS与非门的直流特性 两个NMOS器件串联 有这样一个规律：两个串联的MOS管等价于两个串联MOS管长度之和的单个MOS管； CMOS与非门的直流特性 如果将与非门两个输入端连接在一起，该电路就类似于一个反相器 NMOS尺寸：沟道宽度为Wn、沟道长度为2Ln PMOS尺寸：沟道宽度为2Wp、沟道长度为Lp CMOS与非门的直流特性 与非门的跨导比率是： 二输入与非门的转换点电压Vsp为 CMOS与非门的直流特性 上式是在两个输入端都连接在一起的假设下推导出来的。 如果，例如说只有一个输入正在转换，那么得到的Vsp将与上式计算出来的结果不一致。 CMOS与非门的直流特性 这个式子说明了：为什么在CMOS设计中更倾向于采用与非门。 如果采用相同尺寸的NMOS和PMOS器件，那么由于空穴迁移率比NMOS的迁移率低，所以 此时采用串联的NMOS管和并联的PMOS管就更轻松地设计出一个转换点电压为理想值Vdd/2的逻辑门。 CMOS与非门的直流特性 CMOS或非门的直流特性 CMOS或非门的直流特性 在CMOS数字电路设计中，与非门的应用最多。 这是因为与非门与或非门相比，它有更好的直流特性、噪声容限和动态特性。 或非门和与非门的版图设计 或非门和与非门的版图设计 或非门和与非门的版图设计 或非门和与非门的版图设计 一个设计策略 Standard Cell Library Standard Cell Library Standard Cell Layout Methodology – 1980s 开关特性 开关特性 开关特性——动态功耗 每次反相器改变状态时，都要对电容Ctot进行充电或者放电。 如果反相器的输入是周期为T，频率为fclk的方波，则反相器从VDD中抽取的电流的平均值： 反相器的平均动态功耗是： 开关特性——动态功耗 为了描述数字工艺的速度，通常用到功耗延迟积（Power Delay Product， PDP）这一概念，PDP的单位是焦耳 GaAs工艺与CMOS工艺相比，其传输延迟小，但其功耗可能会更大，从而其PDP较大。 开关特性 开关特性 开关特性 开关特性 开关特性——与非门 复杂CMOS逻辑门电路 要实现逻辑功能复杂的CMOS逻辑门，需要采用下面介绍的基本电路模块； 前面介绍的与非门和或非门就是用这些电路模块实现的； 所有的与或非（And-Or-Invert，AOI）逻辑功能都可以用这些电路模块实现； AOI逻辑的主要优点是：在实现一个相对复杂的逻辑功能时，AOI逻辑实现的延迟显著低于逻辑门实现的延迟。 复杂CMOS逻辑门电路 Complex CMOS Gate Transistor Sizing a Complex CMOS Gate Combinational Logic Gate /Bool Algebra Static Complementary CMOS 复杂CMOS逻辑门电路 复杂CMOS逻辑门电路 如何用AOI逻辑实现以下逻辑函数？ 复杂CMOS逻辑门电路 如何用AOI逻辑实现一个异或门（XOR）？ XNOR/XOR Implementation Static Complementary CMO