[信息与通信]高速数字设计和信号完整性--电源分布系统设计.ppt

上海傲普科技有限公司 电源分布系统设计 高速数字设计和信号完整性分析 上海傲普科技有限公司 电源分布系统设计 基本概念 设计目标 一般设计规则 多层板叠层结构 电流回路 去耦电容及其应用 噪声抑制 为数字信号提供稳定的电压参考 为逻辑电路提供低阻抗的接地连接 为逻辑电路提供低阻抗的电源连接 为电源和地提供低交流阻抗的通路 为数字电路正常工作提供电源 公共通路阻抗将产生电源和地电位差 XPSW = ESR + 2?f × ESL ESR　——　电源分布系统寄生电阻。低频或直流情况下，是造成电源电位差的主要原因。 ESL　——　电源分布系统寄生电感。高频情况下，交变电流将在寄生电感上产生电源电位差，其幅度远大于寄生电阻的影响。 电源分布系统寄生电感 两条平行的电源和地圆导线 一般设计规则（1） PDS必须为电路正常工作提供稳定的、无噪声的电压和电流 为数字信号提供稳定的电压参考 对于每一个电路来说，PDS应当被视为独立的、相互隔离的，以保证噪声不能通过PDS耦合到其他电路 电源、地平面（线）之间应具有尽可能小的交流阻抗 PDS必须为信号提供无干扰的回流通路 电源、地平面应同时具备空间电场的屏蔽作用 一般设计规则（2） 尽可能采用平面设计，或保持电源和地线尽可能短和宽，避免“梳状”地线 “背靠背”的电源和地层设计，具有最小的PDS阻抗，并具备高频去耦作用，能有效抑制高频噪声 配置足够的、均匀分布的去耦电容 在数模混合设计中，应为数字电路和模拟电路分别提供独立的PDS 大量的不同逻辑电平、不同噪声容限的电路（如TTL、ECL等）在混合设计中，应为它们分别提供独立的PDS 不同的电源、地层应相对隔离，不直接叠压 多层板的叠层结构 叠层结构的设计主要考虑以下因素 稳定、低噪声、低交流阻抗的PDS 传输线结构要求 传输线特性阻抗要求 串扰噪声抑制 空间电磁干扰的吸收和屏蔽 结构对称，防止变形 在高速数字设计中的一般规则是 电源层数 + 地层数 = 信号层数 电源层和地层尽可能成对设计，并至少有一对是“背靠背”设计 采用带状线结构，关键信号传输应采用对称带状线 多层板的叠层实例 电流回路（4） 连接器的隔离盘 连接器在参考平面上不适当的隔离盘，将增加信号的环路面积。 电流回路（5） 信号环路面积增加，将产生额外的感抗，减慢信号边沿速率，并在临近信号线上产生互感串扰。 图3中： 去耦电容及其应用 去耦电容 低频大容量电容（bulk） 高频去耦电容 多层陶瓷片式电容的材料选择 表面贴装电容的布局和布线 多层PCB中的平面电容 埋入式电容 去耦电容 去耦作用 消除高频开关电路产生的RF能量，为电路提供一个低阻抗本地直流源 完成去耦作用的前提，是保证在电源分布系统具有较低的交流阻抗 低频大容量电容（bulk） 在所有的信号管脚开关同时处于最大的容性负载条件时，提供稳定的直流电压、电流 通常选用大容量钽电容，电压额定值一般为电路额定工作电压的5倍 放置位置 时钟电路附近 输入/输出连接处 大功耗电路附近 远离电源馈入点的位置 低频大容量电容的选择实例 某5V CMOS电路板有100个门，分别驱动10pF负载，边沿时间为5ns。电源分布线的电感为100nH 多层陶瓷片式电容的材料选择 通常使用的材料有三种 NP0 X7R Z5U X7R是去耦应用的最佳选择 介电常数介于NP0和Z5U之间 相对于Z5U，具有较好的温度和电压系数 相对于NP0，具有较高的ESR和较差的温度和电压系数 相同的封装下，电容值的范围比NP0宽 表面贴装电容的布局和布线 不同的布局，产生的寄生电感的数值相差很大 应采用较大的过孔 电容焊盘到过孔的引线应尽可能短和宽 多层PCB中的平面电容 多层PCB中直接相邻（“背靠背”）的电源和地平面构成了一个具有最小交流阻抗的平面电容 平面电容具有最好的高频特性 埋入式电容原理 埋入式电容设计 高速数字设计中典型的PDS 噪声抑制 系统电源变化 系统电源的电位差 系统逻辑地的电位差 地电平抖动 地电平抖动（1） 地电平抖动——Ground Bounce（GB） GB的起因 L1 L2 L3 I CL RL 芯片内部电源 PCB电源 芯片内部地 PCB地 地电平抖动（2） GB现象 地电平抖动（3） 抑制GB的一般方法 采用较小的封装形式 采用适当的电源、地针数目和合理布局 减小输出电压摆幅 限制同时同相转换状态的输出单元数目 增加传输线的特性阻抗 减少容性负载 在输出端串接阻尼电阻 谢 谢 * ——电源分布系统设计 基本概念 电源分布系统 Power Distribution System（PDS） 当电源、地层之间存在足够的去耦电容后，其交流阻抗极小，交流信号可以在任何一