- 1、本文档共15页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
四人竞赛智力抢答器
机电与车辆工程学院硬件综合实训总结
题 目: 四人智力竞赛抢答器
专 业: 电子信息工程
班 级: 二班
姓 名: 姜勇
学 号: 1665090208
指导教师: 李双喜、张玉山、王晴晴
目 录
一.设计任务和要求………………….…………(2)
1.设计任务………………….…………………...(2)
2.设计要求………………….…………………...(2)
二. 原理电路方案设计………………….……..(2)
1.设计方案………………….…………………...(2)
2.系统框图………………….…………………...(3)
3.单元电路设计………………….………………(4)
4.整体电路图………………….…………….…..(9)
5.PCB电路图………………….…………………(9)
6.焊接的电路板………………….……………....(10)
三. 电路调试过程与结果………………….…..(10)
四. 原件清单列表………………….…………..(12)
五.总结………………….………………………(13)
六.参考文献………………….…………………(13)
四人智力竞赛抢答器课程设计报告
一、设计任务和要求
1、设计任务
设计一台可供4名选手参加比赛的智力竞赛抢答器。 用数字显示抢答倒计时间,由“9”倒计到“0”时,无人抢答,蜂鸣器连续响1秒。选手抢答时,数码显示选手组号,同时蜂鸣器响1秒,倒计时停止。
2、设计要求
(1)4名选手编号为:1,2,3,4。各有一个抢答按钮,按钮的编号与选手的编号对应,也分别为1,2,3,4。
(2)给主持人设置一个控制按钮,用来控制系统清零(抢答显示数码管灭灯)和抢答的开始。
(3)抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,该选手编号立即锁存,并在抢答显示器上显示该编号,同时扬声器给出音响提示,封锁输入编码电路,禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。
(4)抢答器具有定时(9秒)抢答的功能。当主持人按下开始按钮后,定时器开始倒计时,定时显示器显示倒计时间,若无人抢答,倒计时结束时,扬声器响,音响持续1秒。参赛选手在设定时间(9秒)内抢答有效,抢答成功,扬声器响,音响持续1秒,同时定时器停止倒计时,抢答显示器上显示选手的编号,定时显示器上显示剩余抢答时间,并保持到主持人将系统清零为止。
(5)如果抢答定时已到,却没有选手抢答时,本次抢答无效。系统扬声器报警(音响持续1秒),并封锁输入编码电路,禁止选手超时后抢答,时间显示器显示0。
(6)可用石英晶体振荡器或者555定时器产生频率为1Hz的脉冲信号,作为定时计数器的CP信号。
二、原理电路设计:
1、设计方案
抢答电路:使用74ls175作为锁存电路,当有人抢答时, 利用锁存器的输出信号号将时钟脉冲置零,74ls175立即被锁存,同时蜂鸣器鸣叫1s,这时抢答无效,使用74ls148作为编码器,对输入的型号进行编码,输出4位的BCD码,再将这四位的BCD码输入共阴数码管里显示出抢答者的编号。
主持人电路:;利用74ls190计数器作为倒计时的芯片,当主持人按下抢答按钮时,74ls190被置九,同时将显示上次抢到题目的选手编号的数码管清零,并开始倒计时,,并通过74ls48编码器将即时时间进行编码,并送到7段共阴数码管,显示此时的时间。假如在9秒内有人抢答,则计数器停止倒计时,将锁存器锁存,禁止选手抢答,蜂鸣器鸣叫一秒,停止倒计时。
2、系统框图;
整个电路如上图所示,主要分为两部分,一个是倒计时部分,一个是抢答电路,其中抢答器电路由锁存器电路,编码器电路,译码器电路,数码管显示电路组成,其中锁存器电路可用1khz脉冲电路作为其时钟端输入脉冲,倒计时电路由倒计时芯片,编码器电路路,数码管显示电路,倒计时采样1hz的脉冲作为时钟信号输入端。单稳态电路可以控制蜂鸣器鸣叫的时间,按要求可设置为1秒钟。
3、单元电路设计;
(1)、锁存器电路的设计
锁存器电路采用以74ls175为中心的锁存器系统,当4个抢答输入端中出现低电平输入时信号时,锁存器立即锁存,禁止抢答,其原本为4个高电平的输出端也变成3高一低,可以利用一个4输入与非门将其与非,再接一个非门后,可以与74ls175的时钟信号相与非,使得CLK端的输入信号为底电平,从而阻止其余选手的抢答,从而达到锁存的目的74ls175的真值表如下:
锁存器的单元电路设计如下:
(2)、编码器电路的设计
编码器采样74ls14
文档评论(0)