解调器数字滤波器调制器模拟前端.PDFVIP

用于 Δ- Σ 调制器的通用微控制器 2012 年国际嵌入式系统展 作者 Andreas Jansen ，英飞凌科技应用工程师 联系方式：andreas.jansen@ 摘要 由于 Δ-Σ 模数转换器 (DSADC) 的分辨率高，与传统的逐次逼近式模数转换器 (SARADC) 相比允许更宽的幅值范围并能进一步降低系统成本，因此在嵌入式应用 中变得 日益重要。但是，嵌入式开发人员在使用 DSADC 时也面临一系列的挑战。 与 SARADC 的主要不同在于 Δ-Σ 调制器的输出并不是单字数据信号，而是串行比特 流，必须先对其进行数字滤波才能读取结果。 这不但对应用系统的硬件架构产生了 影响,而且软件必须处理信号的延迟，这是因为经过滤波后信号相对于应用系统的时 钟节拍有了偏移，必须对其进行补偿。 本文描述了适合使用 DSADC 的应用案例。并引入了一种可简化当前问题的片上系统 解决方案。这样可以降低系统成本并消除绝大多数因为使用 DSADC 而带来的缺点。同 时，对嵌入式软件的应用案例进行了讨论。 Δ-Σ 原理 SARADC 的原理及其使用和电气特性在嵌入式行业内是众所周知的。通常，SARADC 完 全集成于微控制器 (MCU) 中，只有几个容易理解的参数，如采样时间、分辨率和标准误 差定义。其操作也十分直观,只需发出一个启动命令，便可等待转换结束并读取结果。 相比之下，Δ-Σ ADC 只是在音频或计量方面的应用领域中为大家所熟悉,这些领域需 要对连续信号进行测量或流传输。嵌入式开发人员需要面对许多信号处理专业术 语，如分贝 (dB)、信噪比 (SNR)、有效位数 (ENOB)、抽取率以及数字滤波的一些基 本要素。工程师必须了解许多新的信息，不过也可以找到许多相关的文献帮助您更 容易地理解这些术语 （见参考文献 [1]）。 我们首先简要说明一些 DSADC 基本要素。 DSADC 由调制器和解调器组成 （图 1）。 时钟信号 调制器 解调器 模拟 数字 （模拟 （数字 输入 前端） 比特流 滤波器） 输出 第 1 页 用于 Δ- Σ 调制器的通用微控制器 2012 年国际嵌入式系统展 图 1 Δ-Σ ADC 框图 调制器将模拟信号转换成串行比特流。这是第一个需要理解的部分,图 2 为简化的 原理框图。 作差 积分器 比较器 1 位存储 模拟 比特流 输入 时钟信号 1 位 DAC 参考源或地 图2 一阶 Δ-Σ 调制器原理图 [1] 第一级是对模拟输入和 1 位数模转换器 (DAC) 的反馈作差 。DAC 只能产生正 (VAREF) 或负 (GND) 的基准电压。调制器的最后一级是一个 1 位存储器，它既是调 制器 （比特流）的输出，同时也反馈至 DAC 。输入和反馈的差值经过积分环节后,与 可任意指定的阈值进行比较 （此处的阈值为 0.5 ）。 通过下方的示例 （图 3 ）可直观地了解一个0.25 的标幺值是如何转变为调制波形 的。 模拟输入= 0.25*