4路抢答器的设计课件.ppt

实验三 译码器及应用 4路抢答器的设计 要求： 1. 可容纳4个选手同时参加比赛，编号分别为1，2，3，4，各有一个抢答按钮。主持人通过一个开关控制抢答系统。 2. 主持人预先设定抢答时间10秒，显示倒计时。如时间倒计为零时，仍没有选手抢答，锁定抢答器，再抢答无效。 3. 抢答器具有数据锁存功能，在主持人宣布抢答开始前，如果有选手已按下抢答按钮，系统红灯发出示警；当主持人宣布抢答开始时，倒记时开始，选手们可以抢答，系统会锁定并显示规定时间内最先抢答的选手的相应编号。 4. 抢答器对参赛选手动作的先后要有很强的分辨能力，即使他们动作的先后只相差几毫秒，抢答器也要能分辨出来。系统不显示后动作选手的编号，只显示先动作选手的编号，并保持到主持人清零为止。 1.基本抢答器模块 抢答电路采用2个四D触发器74175，4个输入端由4位选手控制，平时处于低电平，抢答时输入一个高电平。 开始开关由主持人控制（接抢答电路的清零端，它的非接犯规电路的清零端） 。主持人控制键输入低电平时抢答模块不工作，犯规电路工作；输入高电平时抢答器才开始工作，犯规电路不工作，CP端输入接用门电路构成的电子开关，用来控制2048Hz时钟脉冲的输入，控制端通过外加与门电路反馈得到，平时反馈‘1’，有人抢答后立即反馈‘0’，截止时钟脉冲，从而锁定系统状态，直到主持人按控制键复位。 2. 倒计时模块 倒计时功能可以通过接有频率为1Hz的时钟脉冲的计数器来实现。设定抢答时间10秒，并显示倒记时。 3.选手编号模块 主持人控制键=1即开始抢答后，一有选手抢答，显示器会锁定并显示抢答的选手号码，直到主持人按控制键复位。选手编号经编码电路74148转化为四位二进制数据，再输入到显示译码7448驱动数码管显示。 4. 译码显示模块 为了将选手编号输出的8421BCD码显示出来，需用显示译码电路将输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。 5.分频模块 频率为1Hz和2048Hz的时钟脉冲。时钟脉冲可用CD4060加32.768kHz晶振电路，结合分频电路获得。 * 抢答器的组成框图 采用四D触发器74175 可采用74192 实现减法功能， 在7SLEDF数码管上显示 采用编码器74148 常用的7段译码显示驱动器用7448 在7SLEDA数码管上显示 输入：8hz（由实验板直接得到） 输出：1hz 利用JK触发器或D触发器 2048Hz时钟脉冲可由实验板直接得到 *