- 1、本文档共27页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
目录
一 设计目的 2
二 设计要求 3
2.1、基本要求 3
2.2、提高部分 3
三 设计原理 4
3.1、线性FIR滤波器原理 4
3.2 设计分析 6
3.3 实验结果分析验证提示 7
3.4 DDS原理简介 7
四 设计思路 9
4.1基于matlab工具的滤波器系数计算 10
五 设计内容 13
5.1、寄存器模块 13
5.2加法器模块 14
5.3 减法器模块 19
5.4 乘法器模块 21
六 结果分析 29
七 参考文献 32
八 心得体会 33
基于FPGA的FIR滤波器的设计
一 设计目的
为了帮助学生深入理解和消化基本理论、进一步提高综合应用能力并且锻炼独立解决问题的能力,我们将《数字信号处理》、《集成电路原理与应用》和《FPGA系统设计与应用》几门课程融合在一起开设的FPGA综合实验课程设计。主要从以下两方面考虑:
1、设计内容突出FPGA及信号处理的理论和技术的综合应用。如在数字滤波实验中,要求学生能够熟悉数字滤波器的基本原理,并能运用VHDL语言实现数字滤波。并采用MATLAB软件实现的结果与运用VHDL实现的仿真结果进行,来验证其正确性。最后通过实验装置进行硬件实现,并对结果进行综合分析。
2、如何将《数字信号处理》、《集成电路原理与应用》和《《FPGA系统设计与应用》三门课程有机的结合起来,设计一实际的系统。由学生在所学知识的基础上,查阅相关资料,自主设计,通过实验装置进行实现,并对结果进行综合分析,寻找最佳设计方案。
希望学生通过完成一个利用FPGA实现信号处理相关的课题的理论设计、程序设计和实验调试任务,提高他们分析解决实际问题的能力。本设计要求运用课程所学知识,进行算法实现、 Matlab仿真,VHDL程序设计,FPGA开发平台上调试,加深对FPGA在信号处理知识领域的理解与运用,培养对FPGA系统的开发技能。
二 设计要求
2.1、基本要求
利用所学知识,采用VHDL语言完成FIR滤波器的设计仿真。要求用VHDL编程设计底层文件,顶层文件可任意(可用原理图方式或文本方式);完成仿真文件(包括MATLAB和QUARTUSII两种仿真)并对其结果比较。
具体设计指标如下:
(1);
(2)截止频率;
(3)输入序列为10位(最高位为符号位);
(4)窗口类型为kaiser窗,=0.5 ;
(5)滤波器长度为16 ;
(6)输出结果保留10位。
2.2、提高部分
根据所学知识,设计出一个具有频率控制功能DDS,要求输出频率分别为10KHz和100KHz,将输出的两路数字信号进行叠加,并通过所设计的FIR滤波器进行滤波,将滤波输出的数字信号通过D/A转换电路输出波形,并用示波器观察输出波形,并完成测试结果分析。结构框图如图1所示。
图1 整体结构框图
三 设计原理
3.1、线性FIR滤波器原理
FIR滤波器响应(简称FIR)系统的单位脉冲响应为有限长序列,系统函数在有限z平面上不存在极点,其运算结构中不存在反馈支路,即没有环路。如果的长度为N,则它的系统函数和差分方程一般具有如下形式:
根据差分方程直接画出FIR滤波器的结构,称为直接型结构。如图2所示:
图2 FIR滤波器直接结构
FIR滤波器的特点:单位脉冲响应序列为有限个;可快速实现;可得到线性相位;滤波器阶数较高。对线性时不变系统保持线性相位的条件是:单位脉冲响应为偶对称或奇对称。即:
为设计线性滤波器,应保证h(n)为对称的。
① 若N为偶数,其线性相位FIR滤波器的对称结构流图如图3:
图3 若N为偶数线性相位FIR滤波器的对称结构流图
图中:“ +1 ” 对应偶对称情况,“ -1 ” 对应奇对称情况。当n为奇数时,支路断开。
② 若N为奇数,其线性相位FIR滤波器的对称结构流图如图4:
图4 N为奇数线性相位FIR滤波器的对称结构流图
3.2 设计分析
1. 设计滤波器方案:
因为N=16为偶数,可以按照上面第一个原理图设计滤波器,如图5所示。
图5
本设计取为偶对称的情况,则图中:应取“ +1 ”。
由上图可分析得到,要完成滤波器的设计,需要设计的底层文件包括延时单元、加法电路单元、乘以负一单元、乘法器单元及截取10位数单元。由各单元VHDL编程后,生成相应的符号文件。最后连接成顶层原理图。
3.3 实验结果分析验证提示
1)利用QUARTUSII仿真
设,
取进行仿真。
2)利用MATLAB仿真
求取,/,/,然后,同以上仿真结果进行对比,说明滤波器设计的正确性。
3.4 D
文档评论(0)