[信息与通信]ARM核综述.ppt

3.4 ARM核综述 在高性能的32位嵌入式SoC设计中， 几乎都是以ARM作为处理器核。ARM核已是现在嵌入式SoC系统芯片的核心， 也是现代嵌入式系统发展的方向。 ARM处理器核作为基本处理单元，根据发展需求还集成了与处理器核密切相关的功能模块，如Cache存储器和存储器管理MMU硬件，这些基于微处理器核并集成这些IP核的标准配置的ARM核都具有基本“CPU”的配置，这些内核称为CPU核。 3.4.1 ARM7微处理器 3.4.1 ARM7系列核介绍 1、ARM7TDMI组织结构 ARM7TDMI重要的特性有： （1）实现ARM体系结构版本4T，支持64位结果的乘法，半字、有符号字节存取； （2）支持Thumb指令集，可降低系统开销； （3）32×8 DSP乘法器； （4）32位寻址空间-4GB线性地址空间； （5）它包含了EmbeddedICE模块以支持嵌入式系统调试； （6）调试硬件由JTAG测试访问端口访问，因此JTAG控制逻辑被认为是处理器核的一部分； （7）广泛的ARM和第三方支持， 并与ARM9 Thumb系列ARM10 Thumb系列和StrongARM处理器相兼容。 ARM体系结构简介 3.4.1 ARM7核介绍 2、ARM7TDMI硬件接口 按接口信号的功能划分为： （1）存储器接口：32位地址、32位双向数据总线和10个控制信号等。 （2）MMU接口：进行存储器区域的访问控制。 （3）总线控制：包括数据总线使能信号等各种总线控制信号。 （4）时钟控制：处理器所有状态变化都由存储器时钟mclk控制。 （5）状态输出：Tbit信号表明当前处理器执行的是ARM指令还是Thumb指令。 （6）配置：bigend信号用于在小端格式和大端格式之间选择。 （7）中断：fiq和irq是两个中断请求输入信号。 （8）初始化：reset信号用于复位、启动处理器，处理器从地址0始执行程序。 （9）Debug接口：EmbeddedICE 模块包含断点和观察点寄存器，使运行的代码能够停下来以便调试。 （10）协处理器接口：提供连接协处理器接口信号：cpi、cpa、cpb、opc。 （11）电源：提供处理器正常工作的电源。 （12）TAP信息：这些信号用来支持对JTAG系统增加更多的扫描链。 （13）JTAG接口：这些控制信号通过专用引脚连到片外测试控制器。 （14）边界扫描扩展：包含全部的JTAG TAP控制器，以支持EmbeddedICE功能。 3.4 ARM7微处理器 ARM720T处理器内核结构 ARM920T处理器内核结构 3.5 ARM协处理器 1、ARM通过增加硬件协处理器来支持对其指令集的通用扩展，通过未定义指令陷阱支持这些协处理器的软件仿真。简单的ARM核提供板级协处理器接口，因此协处理器可以作为一个独立的元件接入。 2、最常使用的协处理器是用于控制片上功能的系统协处理器，例如控制ARM720上的高速缓存Cache和存储器管理单元MMU等。ARM也开发了浮点协处理器，也可以支持其它的片上协处理器。ARM体系结构支持通过增加协处理器来扩展指令集的机制。 3.6 ARM片上总线AMBA 先进的微控制器总线体系结构AMBA是ARM公司公布的总线标准 1、AHB（Advanced High-performance Bus）：用于连接高性能系统模块。它支持突发数据传输方式及单个数据传输方式，所有时序参考同一个时钟沿。 2、ASB（Advanced System Bus）：用于连接高性能系统模块，它支持突发数据传输模式。 3、APB（Advance Peripheral Bus）：是一个简单接口支持低性能的外围接口。 3.6 ARM片上总线AMBA 3.7 ARM I/O结构 ARM处理器内核一般都没有I/O的部件和模块，ARM处理器中的I/O可通过AMBA总线来扩充。 ARM采用了存储器映像I/O的方式，即把I/O端口地址作为特殊的存储器地址。一般的I/O，如串行接口，它有若干个寄存器，包括发送数据寄存器（只写）、数据接收寄存器（只读）、控制寄存器、状态寄存器（只读）和中断允许寄存器等。这些寄存器都需相应的I/O端口地址。应注意的是存储器的单元可以重复读多次，其读出的值是一致的；而I/O设备的连续2次输入，其输入值可能不同。 在许多ARM体系结构中I/O单元对于用户是不可访问的，只可以通过系统管理调用或通过C的库函数来访问。 ARM架构的处理器一般都没有DMA（直接存储器存取）部件，只有一些高档的ARM架构处理器才具有DMA的功能。 3.7 ARM I/O结构 为了能提高I/O的处理能力，对于一些要求I/O处理速率比