[工学]EDA技术.ppt

数字系统与VHDL程序设计语言 自控系王新刚 3.4.4 子程序调用 例题 ENTITY liti IS PORT (a,b,c,d:in bit_vector(0 to 3); ra,rb,rc,rd:our bit_vector(0 to 3)); END liti; ARCHITECTURE muxes OF liti is Procedure sort(x,y:inout bit_vector(0 to 3)) is variable tmp:bit_vector(0 to 3); Begin If xy then tmp:=x;x:=y;y:=tmp; END IF; END SORT; Begin Process (a,b,c,d) Begin sort (a,c); sort (b,d); sort (a,b); sort (c,d); sort (b,c); END process; ra=a; rb=b; rc=c; rd=d; END muxes; 3.4.5 函数与过程对比 过程可以返回多值，函数只能返回一个值。 过程的参数为IN、OUT、INOUT 函数的参数为IN(默认)。 函数和过程均能产生新的电路模块。 3. 5 返回语句（Return） Return ; Return 表达式； 只能用于Function Procedure rs (signal s ,r : in std_logic; signal q, nq : inout std_logic) is Begin If (s=‘1’ and r=‘1’) then Return Else q=s and nq Nq=s and q End if; End procedure rs; Function opt(a,b,opr:std_logic) return std_logic is Begin If (opr =‘1’) then Return (a and b); Else Return (a or b); End if; End Function opt; Return 语句的作用就是结束当前运行的子程序，所不同的是过程无条件返回，并且不返回任何值。函数必须返回一个值 3. 6 空操作语句（NULL） CASE OPCODE IS WHEN “001” = tmp:=rega and regb; WHEN “101” = tmp:=rega or regb; WHEN “110” = tmp:=NOT rega; WHEN OTHERS = NULL; END CASE; 注：NULL语句有时会造成不必要的寄存器 例题2：8线－3线优先编码器 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL; ENTITY coder IS PORT(I : IN STD_LOGIC_VECTOR(0 TO 7) Y: OUT STD_LOGIC_VECTOR(1 TO 3)); END coder ; 实 体 设 计 功能：设计元件外观 ARCHITECTURE a1 or coder IS Begin IF (I(7)=‘1’) THEN Y=“111”; ELSIF (I(6)=‘1’) THEN Y=“110”; ELSIF (I(5)=‘1’) THEN Y=“101”; ELSIF (I(4)=‘1’) THEN Y=“100”; ELSIF (I(3)=‘1’) THEN Y=“011”; ELSIF (I(2)=‘1’) THEN Y=“010”; ELSIF (I(1)=‘1’) THEN Y=“001”; ELSE Y=“000”; END a1; 结 构 体 设 计 功能：描述输入和输出之间的逻辑关系 END IF; 练习题： 设计一个3线－8线译码器 元件外观 输入输出逻辑关系 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL; ENTITY coder IS PORT(A : IN STD_LOGIC_VECTOR(1 TO 3) Y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END coder ; 实 体 设 计 功能：设计元件外观 ARCHITECTURE a1 or coder IS Begin IF A=“000” THEN Y=; ELSIF A=“001” THEN Y=“