[工学]计算机原理与汇编 运算.ppt

第三章 运算方法和运算器 3.1 快速加法器设计 _ _ _ _ _ _ ? i = AiBiCi + AiBiCi + AiBiCi + AiBiCi = Ai⊕Bi⊕Ci （一）对进位公式的分析 （二）串行进位（行波进位） （三）并行进位（同时进位、先行进位） 全部进位输出信号仅由进位产生函数 Gi，进位传递函数 Pi 以及最低位进位 C0 决定，与低位进位无关。 最高进位的形成时间为 (4+3×2) ty = 10 ty Pi*为小组进位的传递条件（决定于低位小组进位能否传送至高位小组）。 小组间产生四个进位，C4、C8、C12和C16。 C4、C8、C12和C16已由组间进位线路产生，组内并行进位线路不需要再产生这些进位，将其作适当修改，便可产生小组的本地进位Gi*和小组的传送条件Pi*以及小组内的低3位进位（见图3-11(a)）。 最后再经 2.5ty 形成二、三、四、小组内的其余进位 C7~5、C11~9、C15~13。 一位ALU单元： _ Xi选择可以为：1，Ai+Bi，Ai+Bi，Ai 可以提供进位传递条件:Pi=Ai+Bi 例：用SN74181和SN74182组成16位分二级同时进位的加法器。 3.2 定点加减运算 由[y]补求[-y]补的方法：将[y]补连同符号位一起求反加1。 （二）补码加、减运算规则 例1:已知: x = 0.1001, y = -0.0110, 求 x+y = ? 正数：两个符号位均为0；00. x1x2…xn 三、反码加减运算 3.3 定点乘法运算 例：A寄存器的初值为 例：初值：1.1011 数值部分：为两数绝对值之积。 计算机计算：将n位乘转化为n次“累加与移位”。每一步只求一位乘数所对应的新部分积，并与原部分积作一次累加，然后移位一次。 （4）CTR-1→CTR，若CTR≠0按（2）、（3）、（4）步骤循环至CTR=0为止。 根据补码定义： [y]补 = 1. yn-1…y1 y0 = 2+y (mod 2) 2.补码乘法比较法——布斯（Booth）乘法 递推公式： 每一步乘法在前次部分积的基础上，根据 yi-2-yi-1 ( i=1,2…n) 的值决定对 [x]补 进行什么操作，然后右移一位，得到新的部分积。重复n步。第n+1步由(yn-1-yn)的值决定对[x]补的操作但不移位。 yi yi-1 yi-1-yi 操 作 0 0 0 部分积加 0，右移一位 0 1 1 部分积加 [x]补，右移一位 1 0 -1 部分积加 [-x]补，右移一位 1 1 0 部分积加 0，右移一位 四、原码两位乘法 （2）部分积和被乘数采用三个符号位 补码两位乘法的算法，运算规则如下： 乘数数值位数为偶数n，采用双符号位，做n/2+1 步加法，n/2步移位，最后一步不移位。 设[x]原 = xs.x1x2…xn，[y]原=ys.y1y2…yn ② 被除数（余数）寄存器（A）与商寄存器（C）联合左移一位。 第 i 步：ri = 2ri-1 - |y|。 ③重复①、②，上商n+1次，左移n次 （三）商符的确定 求商值、商符的规则统一（第一步运算要做[x]补±[y]补，第二步做2[ri]补±[y]补），但运算操作不统一。(末位恒置“1”） ①参加运算的数用补码表示。 ⑤重复步骤④ n次（n是不包括符号位在内的字长）。 ②若不能除尽，商为正，则不必校正；商为负，则(a)商加2-n ，(b)假商加 (1+2-n)。 3.5 浮点四则运算及浮点运算器 阶码：反映了数的小数点位置。 ③阶码小的尾数向右移位，每右移一位阶码加1，直至阶差为0。 (1.对阶) [△E]补=[Ex]补-[Ey]补=00,01+11,01=11,10 则 [Mx+My]补 为 左规：尾数左移，每左移一位，阶码减一，直至尾数符号与尾数第一位不相等. 例：两浮点数：x=0.1101×210，y=0.1011×201。求x+y=? 右移时被丢掉数位的最高位为0，则舍去；被丢掉数位的最高位为1，则将尾数的末位加1。 若舍入后又造成尾数溢出，须再进行右规。 当 阶码2m-1-1时，称为阶码上溢 2、除法运算： [x]移=2n+x -2n≤x2n 执行阶码加减运算，对加数或减数的移码符号位求反再运算，结果就是正确的移码值。 例：阶码用四位表示（包括一位符号位） ④[Ex-Ey]移=[Ex]移+[-Ey]补=00,101 结果正确(-3) 乘法步骤： 设尾数保留8位(包括符号位)，采用0舍1入法，尾数为 [Mx·My]补 = 1.0111011。 例： 3