2440与 2410不同点比较.docVIP

【转】 s3c2410 与s3c2440的全方位对比 最近基本上完成了u-boot在我的2440开发板上移植，虽然网上资料很多，还是费了不少的劲。一是因为自己是初次移植，再就是网上的很多资料都是针对 s3c2410的。虽说它们很相近，但相近不等于相同，这个不相同，如果没有处理好，失败也是注定的。将近一个月的u-boot移植跌跌撞撞地完成之后，就有了想对2410和2440做一个比较的想法，我很想做一份真正的全方位对比，但是时间有限，对它们 的操作实践也有限，只能把自己已经遇到的，尽量写出来，希望对自己的以后学习工作有帮住。为了尽可能地全面，我从网上参考了一些别人写的对比，随着自己以后学习的深入和全面，如果遇到了新的不同点，再补充上来。*****************************************************************************************************最高主频不相同：2410为200M，2440为400M。我们在用这两款处理器时，一般使用的主频是不相同的，而这个不相同，不仅影响是的运行的速度，最主要的是会影响一些外设（如串口）的时钟，这些外设的时钟 如果不正确，就会出现问题。又比如内存总线设置,2410 和 2440 主频不一样,总线定时所要求的时钟数也会不一样。----------------------------------------------------------------------------中断2410支持56个，2440支持60个，增加了INT_CAM_P、 INT_CAM_C、INT_AC97、INT_WDT（INT_WDT_AC97）INSUBMSK在2410和2440中可用的位不一样。在2410中INSUBMSK有10位可用，而2440有15位可用。INSUBMSK = 0x3ff;??? // for 2410INSUBMSK = 0x7fff;?? // for 2440MPLL和UPLL的计算公式不相同：2440的MPLL是2410的两倍；2440的MPLL计算与UPLL的计算不相同。2410输出时钟频率 Mpll/Upll 相对于参考输入时钟频率 Fin 如以下公式所示:PLL Control Register (MPLLCON and UPLLCON)(M/U) pll = (m * Fin) / (p * 2s)m = (MDIV + 8), p = (PDIV + 2), s = SDIV2440输出时钟频率 Mpll 相对于参考输入时钟频率 Fin 如以下公式所示:MPLL Control RegisterMpll = (2 * m * Fin) / (p * 2^S)m = (MDIV + 8), p = (PDIV + 2), s = SDIV2440输出时钟频率 Upll 相对于参考输入时钟频率 Fin 如以下公式所示:UPLL Control RegisterUpll = (m * Fin) / (p * 2^S)m = (MDIV + 8), p = (PDIV + 2), s = SDIV----------------------------------------------------------------------------时钟寄存器设置：2410 需设置 clkdivn、clkcon、upllcon、mpllcon 共 4 个寄存器,2440则多一个寄存器 camdivn 需要设置。 2410 设置完 mpllcon 后可以立即设置 upllcon,? 2440则需要在两者中间插入 7 条 nop 指令。时钟分频寄存器也有很大的区别：2440的CLKDIVN比2410多了一个字段DIVN_UPLL；而且字段DIVN比2410多了几种选择，并且和 CAMDIVN有关，如下所示：2440 DIVN_UPLL：UCLK select register(UCLK must be 48MHz for USB) 00: UCLK = UPLL clock1: UCLK = UPLL clock / 2Set to 0, when UPLL clock is set as 48MHzSet to 1. when UPLL clock is set as 96MHz.2440 HDIVN：00 : HCLK = FCLK/1.???????????????????? 0001 : HCLK = FCLK/2.10 : HCLK = FCLK/4 when CAMDIVN[9] = 0.HCL