1．2专用集成电路（ASIC）高层次设计方法概述-Read.PDF

-AILIR)}*9i*丝 一一一一一 本论文对某型水下航行器控制系统集成设计技术的研究将为其他类型的水 下航行器控制系统集成设计创造重要的经验。 1.2专用集成电路 (ASIC)高层次设计方法概述 专用集成电路的主要特点是:面向特定用户的需要，品种多，批量少，要 求设计与生产周期特别短。尤其在军品设计中表现更为突出。因此，要求ASIC 设计业能更快更好的设计出性能优良、功能完善的ASIC产品。这就迫使我们必 须研究新的设计策略、设计方法和设计工具。在策略上最重要的是设计重用 (reuse)。集成电路产品的集成度，目前仍然保持每18个月增长一倍的发展速 度 (摩尔定律)，而产品的生命周期却日趋缩短，因此迫切要求提高ASIC芯片的 设计速度。其中最重要的是尽可能重复运用已有的设计成果，采用具有知识产权 的功能单元块 (称 IN。因此，必须重视 IP的开发和重用。在设计方法方面是 要研究在更高的层次上运用电子设计自动化(EDA)工具进行设计。目前我国ASK 设计业的基本状况是芯片设计开发工作严重滞后于电子产品发展的需求，滞后于 芯片生产线的吞吐能力。并且设计和投产的ASIC产品门类单一，品种太少，性 能较低。要改变这种状况，急需提高设计能力，最有效的方法就是采用高层次设 计方法— HLD(HighLevelDesign)，使得设计者可以在高层次开始设计。目 前寄存器传输级 (RTL:RegisterTransferLevel)综合方法己经被设计者所接 受。然而，自20世纪90年代以来，芯片集成度的增加和市场需求的变化均极为 迅速，要求大幅度地缩短集成电路的设计周期。现有的寄存器传输级的设计方法 在能力上已趋近极限，ASIC设计师需要在比寄存器传输级更高的抽象层次上进 行设计。因此，高级综合 (High-LevelSynthesis)的设计方法和设计工具就 成为当前国际上EDA领域内最热门的研究课题。 本论文将采用高级综合方法进行水下航行器自控系统集成设计((ASIC设计) 的研究。高级综合方法代表了当今EDA的发展趋势，它使EDA技术获得了前所未 有的发展。为了进行自动化的设计，需要用硬件描述语言来描述电路。硬件描述 语言VHDL是IEEE制定的工业标准硬件描述语言，它具有很强的硬件描述能力。 自20世纪80年代末，VHDL语言和高级综合在权威的IEEE和欧洲电子设计自动 化年会上始终处于关注的焦点。特别是1996年6月召开的IEEE第33届国际自 动化设计年会 (DAC)指出，以VHDL语言和高级综合为代表的高层次设计方法己 深入人心，其设计效率数倍乃至十数倍高于传统的设计方法川。本节将对高级综 合与VHDL语言作综合性论述。 1.2.1高级综合 电子系统设计包括行为、结构和物理三个领域(domain)。行为(behavioral) 域是指系统的功能，结构 (structural)域是指系统的逻辑组成，物理域是指具 第一章 绪论 体实现的几何特性及物理特性。这三个领域构成完整的设计。 根据抽象程度的不同，电子系统又划分成若干层次 (level)，一般包括系 统级、算法级 (或行为功能级)、寄存器传输级 (RTL)、逻辑级与电路级等。可 以用图1.2(a)所示的Y图来形象地表示领域和层次的概念。 (a)Y图 (b)高级综合在Y图上的表示 图1.2 层次与领域图示 所谓综合 (Synthesis)，实际上就是一个从高层次到低层次，从行为域到 结构域的设计转换过程，其中还包括必要的优化过程。根据起始层次的不同，综 合可以划分为逻辑综合、寄存器传输级综合等。而对于高级综合，顾名思义其出 发点是在更高级的设计层次 (例如算法级)，一般认为，高级综合是指从目标系 统的行为、算法描述到寄存器传输级结构描述的自动设计过程 “，。如图1.2(b) 所示。它从设计对象的行为描述开始，在给定的目标速度、实现造价，乃至可测 试性等约束条件下，生成满足相应条件并能实现目标系统行为的结构描述。高级 综合也称为行为级综合1‘(BehavioralSynthesis)。行为描述是表征系统输入 与输出之间的对应关系或映射;而结构描述表示出组成系统的基本元件及其相互 连接。通常对同一行为描述可能存在多种实现结构，即