[理学]微机原理第二章.ppt

总线带宽 ——单位时间总线能传送的最大数据（bit）量 例 总线位宽16bit，传输需要2个周期，时钟频率33MHz。总线带宽=264Mbps=33MBps 提高总线带宽 提高时钟频率 增加位宽 减少传输周期数 例 PCI总线位宽32bit，时钟33MHz， 带宽=32X33/8=132MB/s 总线共享 –充分利用总线带宽 A B C D 组合 A B C D A 数据包 多路转换 A B C D A B C D 组合 f1(A) f2(B) 多路转换 A B C D 共享总线 共享总线 f3(C) f4(D) TDM FDM 分时传送 分频带传送 A B C D 组合 s1(A) s2(B) 多路转换 A B C D 共享总线 s3(C) s4(D) CDM 总线时序 同步总线时序 总线上所有信号之间的时间关系以同一个时钟为参考 T CLK AB RD/WR* DB CLK上升沿发出地址，下降沿读/写 协调总线设备的步骤和配合，实现可靠的寻址和数据传输 电路简单,传输率高 异步总线时序 DB AB ① ② ③ ④ RD/WR* Master Slave 读 写 ① ② ③ ④ 无绝对时间关系，采用握手方式保证数据传输同步 ② S：知道，开始发送（ S线变高） （DB有数据，RD/WR=1 读 ） ④ S：那就结束了。 （ S线变低） （DB数据撤销 ） 互锁联系,可靠性好 控制复杂,速度降低 ① M：准备好接收了（ M线变高） ③ M：ok，收到了（M线变低） 半同步总线时序 共有时钟，可插入等待周期协调主控、受控设备同步 TW WAIT DB RD/WR* CLK AB 写 读 受控设备提出等待请求，主控设备延长数据保持时间 兼有同步总线简洁高速和异步总线可靠灵活的优点 串行总线 总线数据传输按位（bit）依时间次序进行 现代串行总线特征：差分信号、数据包形式、点对点 特点：经济、远距离、低干扰。应用日益广泛 传输方向 发送器 接收器 接收器 发送器 接收器 发送器 发送器 接收器 发送器 接收器 A B B B A A 单工 半双工 全双工 传输速率与距离 比特率(bit/s) 单位时间传送的二进制位 波特率(baud/s) 发送到通信线路的电脉冲速率 基波传送下，通信线路状态每改变一次送出1位数据，此时波特率=比特率 例：按 RS-232C串行总线标准（非平衡传输）传输距离15m（波特率9600bps） ；RS-485/422标准（平衡传输）传输距离1219m（波特率100kbps）；USB2.0（平衡传输）传输距离5m（波特率480Mbps ） 传输速率越高，传输距离越短。当然还与信号驱动方式有关 差错控制 发送方根据发送数据产生效验码，接受方根据收到的数据和效验码来判断传送数据是否正确。 常用控制机制有检错重发(ARQ)、前向纠错(FEC)、混合纠错(HEC) 。奇偶效验和CRC循环冗余效验是常用检错方法。 传输时序 同步总线：收、发方使用同一个总线时钟 异步总线：收、发方使用同各自时钟 0 1 1 0 0 0 0 1 CLK DATA 时钟下降沿发送 时钟上升沿接收 典型的同步传输时序 同步字符 数据1 数据2 …… 数据n CRC字符1 CRC字符2 同步数据格式 典型的异步传输时序（协议） 1 1 0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1/0 1 1 1 1 0 1/0 1/0 空闲位 数据位 1 帧 奇偶校验 停止位 b0 b1 b2 b3 b4 b5 b6 起始位 空闲 下一帧 比较：同步通信有更严格的时间关系，以数据块为单位传输，速度快、效率高，结构较复杂（需调制时钟）。适合大量数据长距离传输（网络）；异步通信结构简单，以字符为单位传输，需要额外信息保证同步，效率低。适合少量数据短距离传输（点对点）。 异步通信的关键在于准确检测起始位的前沿,以及随后的传输同步。 通常的作法是，使接收方选取比位时钟频率（波特率）高若干倍的时钟来控制采样时间，比如16倍频、32倍频、64倍频。以16倍频时钟为例，接收方在检测到一个下降沿后开始计数，计数时钟即是接收时钟。计到8个时钟时对输入信号采佯，若仍为低电平，则确认起始位。此后接收方每隔16个时钟对输入线采样一次，直至停止位到来。 接收方检测到“低” 8T后采样 …… 采样b0 采样b1 16T 16T …… 确认起始位 采样停止位 异步通信错误 效验错，溢出，帧错 RS-232C异步通信接口标准 美国电子工业协会（E