[信息与通信]时序电路设计和分析.ppt

第六章  时序逻辑电路的分析和设计 本章学习重点 时序逻辑电路的分析方法 第6章 时序逻辑电路的分析和设计 一．时序逻辑电路的基本概念 基本结构 这些信号之间的逻辑关系： 其中：X=（X1,X2, …,Xi）； Y=（Y1,Y2, …,Yr）； Z=（Z1,Z2, …,Zj）； Qn+1=（Q1,Q2, …,Qr）； 特点 分类 同步时序电路：各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。 时序逻辑电路功能的描述方法 时序电路的逻辑功能可用逻辑方程式、状态表、状态图、时序图、卡诺图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。 （2）状态表（也叫状态转换表） 读法：处于现态Qn的时序电路，当输入为X时，该电路将进入输出为Z的次态Qn+1。 【表示方法2】 如果将任何一组输入变量和电路初态的取值代入状态方程和输出方程，就可以算出电路的次态Qn+1和现态下的输出值Z；把得到的次态做为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值。就这样继续下去，把全部的计算结果列成真值表的形式，就得到了状态转换表。 （3）状态图（也叫状态转换图） 在状态转换图中用圆圈表示电路的各个状态，用箭头表示状态转换的方向。同时，还在箭头旁注明了状态转换前的输入变量取值和输出值。通常把输入变量取值写在斜线以上，把输出值写在斜线以下。 二．时序逻辑电路的分析方法 时序电路的分析步骤： 同步时序逻辑电路的分析举例 例1：试分析如图的时序电路。 ① 写方程式 时钟方程： ② 求状态方程 JK触发器的特性方程： ③ 计算、列状态表 ④ 画状态图、时序图 状态图 时序图 ⑤ 电路功能 有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即： 000→001→011→111→110→100→000→… 所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。 例2：试分析如图的时序电路。 ① 写方程式 同步时序电路，时钟方程省去。 阶段性小结 时序逻辑电路通常由组合逻辑电路及存储电路两部分组成。其中存储电路能将电路的状态记忆下来，并和当前的输入信号一起决定电路的输出信号。这是时序逻辑电路在结构上的特点，这个特点决定了时序逻辑电路的逻辑功能，即时序逻辑电路在任一时刻的输出信号不仅和当时的输入信号有关，而且还与电路原来的状态有关。 阶段性小结【续】 就工作方式而言，时序电路可分为同步时序逻辑电路和异步时序逻辑电路两类。它们的主要区别是，在同步时序电路的存储电路中，所有触发器的CP端均受同一时钟脉冲源控制，而在异步时序电路中，各触发器CP端受不同的触发脉冲控制。 三. 时序逻辑电路的设计方法 （一）同步时序逻辑电路的设计方法 2．同步计数器的设计举例 例1 设计一个同步5进制加法计数器 （3）选择触发器。选用JK触发器。 （4）求各触发器的驱动方程和进位输出方程。 列出JK触发器的驱动表，画出电路的次态卡诺图。 根据次态卡诺图和JK触发器的驱动表可得各触发器的驱动卡诺图： 再画出输出卡诺图 可得电路的输出方程： 利用逻辑分析的方法画出电路完整的状态图。 3．一般时序逻辑电路的设计举例 典型的时序逻辑电路具有外部输入变量X，所以设计过程要复杂一些。 （3）状态化简。 观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图: （4）状态分配。 该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取S0=00、S1=01、S2=11。 （6）求出状态方程、驱动方程和输出方程。 列出D触发器的驱动表、画出电路的次态和输出卡诺图。 根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图： 由各驱动卡诺图可得电路的驱动方程： （7）画逻辑图。 根据驱动方程和输出方程，画出逻辑图。 （8）检查能否自启动。 (二)异步时序逻辑电路的设计方法 异步时序电路的设计比同步电路多一步，即求各触发器的时钟方程。 （2）选择触发器。本例选用下降沿触发的JK触发器。 （3）求各触发器的时钟方程，即为各触发器选择时钟信号。 用逻辑分析的方法画出电路完整的状态图： 阶段性小结 时序逻辑电路的分析和设计是两个相反的过程。时序电路的分析是给定时序电路，要求经过分析最终指出电路逻辑功能。而时序电路的设计是根据要求实现的逻辑功能，作出原始状态图或原始状态表，然后进行状态化简（状态合并）