高分辨率ADC的板布线.docVIP

高速ADC(模/数变换器)是各种应用领域(如质谱仪，超声，激光雷达/雷达，电信收发机模块等)中关键的模拟处理元件。无论应用是基于时域或频域，都需要ADC最高的动态性能。更快和更高分辨率的ADC，可使超声系统具有更详明的图像，使通信系统具有更高数据的处理能力。　　随着14位或更高分辨率ADC的采样率继续提高到百兆采样范围，随之而来的是系统设计人员必须成为时钟设计和分配及板布线方面的专家。 本文描述的是系统设计方面的一些关键性问题，特别关注印制电路板(PCB)地和电源平面布线技术。现代化的ADC需要现代化的板设计。没有精确的时钟源或仔细设计的板布线，则高性能变换器将达不到其性能指标。 单IF外差接收机结构和高级的功率放大器线性化算法，正在对ADC性能提出要求。这样的系统正在把变换器的固有抖动性能推向低于1/2 PS。同样，测试仪器工程师需要在宽带内有非常低的噪声性能，以便高级频谱分析仪开发。 因此，高速数据变换系统中最重要的子电路是时钟源。这是因为时钟信号的定时精度会直接影响ADC的动态性能。 为了使这种影响最小，ADC时钟源必须具有非常低的定时抖动或相位噪声。若在选择时钟电路时不考虑这种因数，则系统动态性能不会好。这与前端模拟输入电路的质量或变换器的固有抖动性能无关。精确的时钟在精确的时间间隔总能提供沿转换。 实际上，时钟沿在连续变化的时间间隔到达。因此，这种定时的不确定性，可以借助数据变换过程综合评估采样波形的信噪比。 最大时钟抖动由下式确定： Tj(rms)=(VIN(p-p) /VINFSR）×(1/(2(N+1)×π×fin) 假若输入电压(VIN)等于ADC的满标范围(VINFSR)，则抖动要求变为ADC分辨率(N位)和被采样输入频率(fin)的因数。 对于70MHz 输入频率，总抖动要求是： Tj(rms)=1× (1/215π×70×106)) Tj(rms)=140fs 由于很多系统通过背板或另外连接分配参考时钟，这会降低信号质量，所以，通常用本机振荡器(低相位噪声的VCXD)做为ADC的定时源。图1示出用NS公司的LMX2531时钟合成实现定时产生。连接到定时产生器的LMX2531由可编程分频器合成器输出，给出小于100毫微微秒的抖动性能。 布线考虑 适当的接地和选定所有信号路线是保证精确信号转换的关键。 用分离地平板对于10位ADC的50MSPS和12位ADC的30~35MSPS工作良好。超出此范围，额外的电路噪声是明显的，而且分离的地平板也可引起信号辐射。当线承载电流信号时，会在跨越平板间分离处发生问题。 模拟元件集中在板的模拟区域，数字元件集成在板的数字区域。这样可保持模拟和数字返回电流彼此远离(图2)。图3示出带一个分离地平板的板图。这是为了隔离模拟和数字地电流，而且可使ADC噪声最小，但忽视了EMI效应。另模拟元件集中在板的模拟区域，数字元件集成在板的数字区域。这样可保持模拟和数字返回电流彼此远离(图2)。图3示出带一个分离地平板的板图。这是为了隔离模拟和数字地电流，而且可使ADC噪声最小，但忽视了EMI效应。另外，当用电源迹线控制模拟和数字电源通路时，返回ADC电流必脱离输出电流通路。这会产生可辐射的电流环路区域。 用分离的地平板和电源板可以消除环路区域问题，使辐射问题最小。这允许输出和返回电流彼此靠近流动，而使RFI/EMI问题最小。然而，元件的相互放置是非常重要的，共同的模拟和数字返回电流通路在模拟电路可能引起数字噪声。我们知道，高频或高沿率信号留心高电阻，甚至在地平板中需要保持模拟和数字返回电流彼此分离开。 注意，邻近效应导致输出和返回电流尽可能彼此靠近流动。靠精细的元件放置和所有线迹(包括电源线)考虑周到的选定路线，可以控制地平板中的返回电流通路。地返回电流将流经各自的输出线迹，因此，保持模拟和数字返回电流彼此远离是可能的。　　单个地平板消除环路区域，信号和电源线迹控制电流流动。 模拟和数字元件应放置在它们自己的专门PCB区域。电源应放置在板边沿或者角落和模拟与数字区域之间。 电源布线对噪声性能也是关键。数字元件(特别是高速大功率数字元件)不能放置、也不能靠近模拟返回电流流回电源的通路。这就是数字元件不应放置在靠近承载模拟电流的线或到模拟和混合信号元件的电源线。注意，电源承载信号电流，因为它们重新充电板上的旁路电容器。返回电流必须通过分离地平板的公共节，远离输出线迹/通路流动。此将形成有辐射的环路区域。有时模拟电路会拾取这种辐射。　　上述所建议的布线会使ADC能提供最好的性能。归纳其要求如下： ·用一个整体单一化的地平板。不要分开地平板。若多板层中有多个地平板，则应在2cm或更短距离内，用一个通孔栅条把它们连接在一起。 ·分开电源平板，每个电源平板保持在相同板层中。应该分离模