基于ActelFPGA的双端口RAM设计.PDFVIP

Actel 基于Flash 架构的FPGA 讲座(24) 基于Actel FPGA 的双端口RAM 设计 双端口RAM 芯片主要应用于高速率、高可靠性、对实时性要求高的场合，如实现DSP 与PCI 总线芯片之间的数据交换接口电路等。但普通双端口RAM 最大的缺点是在两个CPU 发生竞争时，有一方CPU 必须等待，因而降低了访问效率。 IDT 公司推出的专用双端口RAM 芯片解决了普通双端口RAM 内部竞争问题，并融合 了中断、旗语、主从功能。它具有存取速度快、功耗低、可完全异步操作、接口电路简单等 优点，但缺点也非常明显，那就是价格太昂贵。 为解决IDT 专用双端口RAM 芯片的价格过高问题，广州致远电子有限公司推出了一种 全新的基于Actel FPGA 的双端口RAM 的解决方案。该方案采用Actel FPGA 实现，不仅具 有IDT 专用双端口RAM 芯片的所有性能特点，更是在价格上得到了很大改善，以A3P060 双端口RAM 为例，在相同容量 （2K 字节）下，其价格仅为IDT 专用芯片的六分之一。 (1). 功能概述 基于Actel FPGA 的双端口RAM 解决方案具有两套独立的地址线、数据线和控制信号 线，允许两个控制器件中的数据通过共同连接的存储器来进行通信。其功能特点有：  内含仲裁逻辑，可解决同时读写同一地址问题；  具有中断逻辑，允许通过端口直接进行通信；  带有旗语通讯逻辑，允许两个控制器共享资源；  采用主、从模式，可方便地扩展RAM 数据宽度。 (2). 系统框图 图 1 展示的是基于Actel FPGA 的双端口RAM 解决方案外围接口与内部结构图。内部 结构主要由RAM 模块、接口模块、中断模块、仲裁模块和旗语模块构成，该双端口RAM 解决方案引脚说明如表 1 所示。 M/S SEM_L SEM_R 中断功能 仲裁功能 CE_L CE_ R OE_L OE_ R RW_L 主从功能 旗语功能 RW_ R ADDR_L ADDR_ R DATA_L DATA_ R Daul RAM INT_L INT_ R BUSY_L BUSY_ R 图 1 Actel FPGA 双端口RAM 外围接口和内部接口 表 1 引脚说明 信号 说明 信号 说明 SEM CPU 旗语通讯使能 ADDR CPU 地址输入，11 位 CE CPU 片选使能 DATA CPU 数据端口，8 位 RW CPU 读写使能 INT 送与CPU 的中断信号 OE CPU 输出使能 BUSY 仲裁信号，主片输出，从片输入 M/S RAM 主/从选择