3.2 常用组合逻辑电路.ppt

3.2 常用组合逻辑电路 3.2.1 加法器和数值比较器 3.2.1 加法器和数值比较器 二、多位数加法器 例 试用两片74LS283构成八位二进制数加法器。 解：按照加法的规则，低四位的进位输出CO应接高四位的进位输入CI，而低四位的进位输入应接0。逻辑图如下图所示： 例 试用74LS283实现一个数值比较电路，当输入二进 制数大于等于（8）10时输出为1，否则输出为0。 解： ３.2.2 编码器 1. 二进制译码器 2. 二-十进制译码器 3. 显示译码器 [例3.2.4] 设计一个能显示8位数字的显示系统，要求能灭掉整数部分前面的0和小数部分尾部的0，但小数点前后一位的数字0必须显示。 [解] 要能显示8位数字，需要8个数码管，8个数码管要由8个译码器驱动，显示译码器选择74LS48集成电路。 因为整数部分前面的0要能灭掉，所以整数部分最高位的RBI＝0，当最高位的输入是0000时，相应的字形0熄灭，同时输出RBO＝0。最高位的RBO要和次高位的RBI连接，这样，当最高位灭0时，次高位若输入的是0000，相应的字形0也会被灭掉，按此方法依次连接，这样直到第一个数字不是0时才显示。 小数部分尾部的0要能灭掉，小数部分最低位的RBI＝0，RBO依次与相邻高位的RBI连接。小数点前后一位的数字0必须显示，故小数点前后一位的RBI＝1。具体连接如图3.2.20所示。 例如从左到右译码器的输入为0000，0000，0100，0000，0000，0000，1000，0000，第一片、第二片、第八片的译码器工作在灭零状态，故相应3位输入的“0”被熄灭，显示系统显示的是400．08。 以四选一数据选择器为例。 (2)四选一数据选择器的功能表 2 八选一数据选择器74LS151 3. 数据分配器 多路数据分配器的功能与数据选择器正好相反，它有一个数据源输入端和多个数据输出端，在地址信号的控制下，将一个源来的数据分配到某一个对应的输出端去。数据分配器的示意图如图3.2.24所示。 要分配2n个通道，需要由n位地址码控制，地址码的不同取值组合控制数据通道的对应选通。如4路分配器需要由2位地址码控制，8路分配器需要由3位地址码控制，等等。 数据分配器的示意图如图3.2.24所示。 4路数据分配器 二进制译码器实现数据分配 3 应用举例  　　在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，叫做数据选择器，也称为多路选择器,其作用相当于多路开关。 　　常见的数据选择器有四选一、八选一、十六选一电路。 3.2.4 数据选择器 (1) 四选一数据选择器的逻辑电路图　　 四选一数据选择器电路 1 数据选择器的工作原理 地址 输入端 控制 输入端 数据 输入端 输出端 四选一数据选择器的功能表 输 入 输 出 S A1 A0 Y 0 × × 0 1 0 0 D0 1 0 1 D1 1 1 0 D2 1 1 1 D3 三个地址输入端A2、A1、A0， 八个数据输入端D0~D7， 两个互补输出的数据输出端Y和Y， 一个控制输入端S。 74LS151的逻辑符号 74LS151的功能表 禁止状态 工作状态 3.2.24数据分配器示意图 输入 地 址 输 出 D A1 A0 D0 D1 D2 D3 D D D D 0 0 0 1 1 0 1 1 D 0 0 0 0 D 0 0 0 0 D 0 0 0 0 D 表3.2.13 4路分配器的真值表 允许编码，但无有效编码请求 正在优先编码 　　（4）选通输出端YS和扩展输出端YEX：为扩展编码器功能而设置。 74LS148的逻辑符号 　　以上通过对74LS148编码器逻辑功能的分析，介绍了通过MSI器件逻辑功能表了解集成器件功能的方法。 　　要求初步具备查阅器件手册的能力。不要求背74LS148的功能表。 用74LS148接成的16线—4线优先编码器 优先权最高 (2)片无有效 编码请求时才允许(1)片编码 编码输出的最高位 编码输出为原码 1 二进制译码器 2 二-十进制译码器 3.2.3 译码器 3 显示译码器 复习 全班有42名同学，需几位二进制代码才能表示？ 为什么要用优先编码器？ 3.2.3 译码器 　　译码： 编码的逆过程，将编码时赋予代