[工学]EDA技术及应用 课件.ppt

电子设计自动化技术 山东大学信息学院EDA技术研究所 课程简况 第1章 EDA技术概述 1.1 EDA技术及其发展过程 1.1.1 EDA技术的发展过程 1.1.2 EDA技术的基本特征 1.1.3 EDA技术的常用设计工具 1.2 硬件描述语言 1.3 可编程逻辑器件及其发展趋势 1.4 基于EDA技术进行数字系统设计的优越性 一．数字系统的概念 三、数字系统设计流程 1.5 EDA技术的发展方向 第五章 VDHL程序设计介绍 5.1 VHDL程序的基本结构 5.1.1 实体说明 5.1.2 结构体 5.1.3 库、程序包 1. 库 2.程序包 5.1.4 配置 5.2 VHDL语言要素 5.2.1 VHDL的文字规则 5.2.2 数据对象(DATA OBJECTS) 5.2.3 数据类型 5.2.4 运算符 VHDL语言要素小结 5.3 VHDL程序的常用语句 5.3.1 VHDL并行语句 进程语句 块语句结构（BLOCK） 并行信号赋值语句 并行过程调用语句 并行断言语句 类属（Generic）语句 元件例化语句 生成（Generate）语句 5.3.2 顺序语句 wait语句 if语句 case语句 LOOP语句 NEXT语句 EXIT语句 null语句 return语句 顺序断言（ASSERT)语句 VHDL 小节 5.4 VDHL程序设计实例 5.4.1 常用组合电路的设计 门电路 编码器与译码器 数据选择器 数据比较器 加法器 5.4.2 常用时序电路的设计 时钟及复位信号的处理 触发器设计 寄存器设计 计数器设计 5.5 有限状态机 5.5.1 状态机的分类 5.5.2 状态机的设计实现 1. 状态图 2. 状态机的设计步骤 5.5.3 Moore型状态机的复位 5.5.4 Moore 型状态机的信号输出方式 1. 同步信号输出方式 2. 状态直接输出的方式 3. 并行译码的信号输出方式 5.5.5 状态机剩余状态处理 第2章 可编程逻辑器件基础 2.1 PLD的基本结构和表示方法 2.1.1 PLD的与或阵列结构 2.1.2 PLD与或阵列的表示方法 2.1.3 PLD的查找表结构 2.2 PLD的分类 2.3.2 输出逻辑宏单元（OLMC）的结构与原理 2.3.3 GAL的主要特点 2.4 CPLD的结构及特点 2.4.1 Lattice公司ispLSI器件的结构 2.4.2 ispLSI器件的主要特点 2.5 FPGA的结构特点 2.5.1 Xilinx公司FPGA的基本结构 2.5.2 Xilinx公司FPGA的主要特点 2.7 可编程逻辑器件的设计流程 第3章 Altera公司的CPLD/FPGA介绍 3.1 Altera公司的器件系列 一、Altera的CPLD 二、Altera的FPGA 三、宏功能块及IP核 3.2 Altera公司 MAX7000S器件的结构特点 3.3 Altera公司ACEX 1K器件的结构特点 3.3.1 ACEX 1K器件的基本结构 3.3.2 ACEX 1K器件的主要资源介绍 3.4 Altera公司 Cyclone器件介绍 3.4.1新型可编程构架 3.4.2 主要资源及特性 第4章 PLD的边界扫描测试技术与编程下载 4.1 边界扫描测试技术 4.2 Altera公司CPLD/FPGA的编程下载 4.2.2 CPLD器件的配置 4.2.3 FPGA器件的配置 FPGA/CPLD系统示意图 MAX系列：在MAX 3000A、MAX7000S/AE/B等CPLD器件中，基本构造块称为宏单元（Macrocell），宏单元由可编程的“与阵”和固定的“或阵”构成。 6.5 272 8192 1700 2210 EPM2210 6.0 212 8192 980 1270 EPM1270 5.5 160 8192 440 570 EPM570 4.5 80 8192 192 240 EPM240 管脚到管 脚延时 （ns） 最大用户IO 内置Flash 大小 （bit） 等效宏单元 （Macrocell） 逻辑单元 （LE） MAX （2.5V,1.8V） MAXII器件：传统的CPLD完全不同，摒弃了传统的宏单元体系，采用查找表（LUT）体系和行列布线，无需外部配置。成本降低一半，功耗只有其十分之一。 1.FLEX系列：10K、10A、10KE 2.ACEX 1K系列： 基于查找表结构的低成本FPGA，集成度在3万到几十万门之间 3.APEX系列：20K、20KE 3万门到150万