[工学]pld课件第二章.ppt

第三步 确定控制信号的时序 ?? 在画出数据处理单元逻辑电路图的基础上，列出数据处理单元所需的控制信号的时序表. 例2-9: 试设计四位乘法器的数据处理单元. 需3个寄存器 RA, RB 和 RP分别存放被乘数A、乘数B和乘积（部分积〕P。 需要1个计数器记录循环次数。 需要1个四位 并行加法器。 部分积P 的移位可通过移位寄存器实现。 B1～B4的检测也可以采用移位寄存器将4位并行数据逐位串行移出检查。 乘法器数据处理单元的逻辑框图 乘法器数据处理单元的逻辑电路图 数据处理单元所需的控制信号及其时序 CM0=CB0=1 右移P 4 CC=1 CM1=CM0=1 i←i+1 P←P+A 3 CR=0 CA=CB1=CB0=1 i←0，P←0 输入A, B 2 END=1 Wait 1 控制信号 操作 步骤 数据处理单元所需的控制信号及其时序 CM0=CB0=1 右移P 4 CC=1 CM1=CM0=1 i←i+1 P←P+A 3 CR=0 CA=CB1=CB0=1 i←0，P←0 输入A, B 2 END=1 Wait 1 控制信号 操作 步骤 2.5 控制单元的设计 一. 系统控制方式 ?? 系统控制的实质是控制系统中的数据处理单元以预定的时序进行工作。 控制方式有三种类型：集中控制、分散控制和半集中控制. 集中控制方式经常有一个同步时钟信号CP。子运算的执行时间可能只需一个时钟信号的周期，也可能需要若干个时钟周期；在某些情况下，子运算执行时间并不固定，而由数据状态来决定。 1、集中控制 ?? 数字系统中，如果仅有一个控制器，由它控制整个算法的执行，则称为集中控制型. 2、分散控制 ?? 系统中没有统一的控制器，全部控制功能分散在各个子运算器中完成，称作分散控制型。 ?? 分散控制的时序可以是同步的，也可以是异步的。前者与集中控制类似，但各子运算器间需交换有关运算进程的信息。 ?? 分散控制为异步时序时，没有统一的时钟信号，执行顺序由子运算器产生的进程信号控制。 3、半集中控制 ?? 系统中配有系统控制器，但对各子运算器又在各自的控制器控制下进行工作。系统控制器集中控制各子运算之间总的执行顺序。称为半集中控制型或集散型控制器. 二.控制器的基本结构和信号同步 ?? 1、控制器的基本结构 ?? 控制器的输入信号有：外界对系统的输入（即外输入信号）和数据处理单元所产生的条件反馈信息。控制器的输出信号有对数据处理单元的控制信号和对外界的输出。 控制器实际上就是一个同步时序电路(有限状态机). ?? 2、异步输入信号的同步 ?? 信号同步是指控制器与外部输入信号和来自数据处理单元的反馈信号之间的同步问题，即异步输入信号的同步化. 三.算法状态机图(ASM图) 算法流程图，并未严格规定各操作的时间及操作之间的时序关系。采用同步时序结构的控制器，在时钟脉冲的驱动下完成各种操作，为此应该对各操作之间的时间关系作出严格的描述。 算法状态机图(Algorithmic State Machine Chart，ASM图)便是一种描述时钟驱动的控制器工作流程的方法。 ASM图的基本符号 状态块 对应控制器的一个工作状态,与算法流程图中工作块的区别在于,必须标明需要产生的输出控制信号 * 第2章 数字系统的算法设计与硬件实现 2.1 算法设计 概述 考虑的主要因素 逻辑功能 非逻辑指标(速度、功耗、成本等〕 例2-1：用逐次累加法实现二进制乘法器。 A × B= ∑ A B i=1 特点：电路简单、成本低，但速度慢。 2. 硬件实现对算法设计的影响 中小规模通用器件: 要求电路尽可能简单; PLD: 硬件资源丰富,不一定按最小化设计, 可以提高设计效率和电路性能为目标. ASIC: 需兼顾最简与设计效率(重用)两个方面. 二. 常用设计方法 跟踪法 按功能对控制要求逐步细化(分解), 从而导出算法。 例2-2: 五位串行密码锁的设计 启动锁?开始?读数?开启 2. 归纳法 将抽象要求具体化(从具体数据入手), 得出一般规律, 再进行算法设计 例2-3: 正数顺序(由小至大)排队电路的设计 设欲写入的数是4，6，5，8，9，10 方法：首先将RAM中各单元清0； 然后逐个读入数据，同时按沉底法进行排序。 第 i 个数Di (i=1～n)与RAM(j) (j= 2～ n) 逐个进行比较: 若DiRAM(j), 则RAM(j-1)- RAM(j) 若Di≤RAM(j), 则RAM(j-1)- Di i = n 3. 划分法 将复合运算划分成简单运算, 从而得到算法。 例2-4:设计运算电路 z = (a-b)(