[工学]zch03-组合逻辑分析与设计xp.ppt

4 组合逻辑电路的分析与设计 4.0 概 述 1. 逻辑变量与逻辑函数  组合逻辑电路框图及函数 教学基本要求: 熟练掌握小规模组合逻辑电路的分析方法； 熟练掌握小规模组合逻辑电路的设计方法。 4.1 小规模组合逻辑电路的分析 一、小规模组合逻辑的分析步骤 分析举例一 分析举例二 4.2 小规模组合逻辑电路的设计 4.2 小规模组合逻辑电路的设计 4.2 小规模组合逻辑电路的举例 设计举例一 设计举例一 设计举例一 设计举例一 设计举例一 设计举例三 (2) 设计举例二（1） 设计举例 ? BCD∕七段显示译码器的设计 设计举例 ? BCD∕七段显示译码器的设计 例：4∕10线译码器电路（ 〝1 〞有效） 例: 4∕10线译码器电路（ 〝0 〞有效） 设计举例三(2) 设计2/ 4线译码器（变量名上加槓，即低电平有效） 设计举例四 设计举例四 设计举例五 设计举例五 设计举例五 设计举例六（1） 设计举例六（1） 设计举例六（1） 设计举例六（1） 设计举例六（1） 设计举例七 4.3 用*.v语言设计组合逻辑电路 4.3 用*.v语言设计组合逻辑电路 4.3 用*.v语言设计组合逻辑电路 4.4 组合逻辑电路中的竞争冒险 4.4.2 消去竞争冒险的方法 五、小规模组合逻辑电路的分析方法 设计一个4/2线优先编码器 ，并级连为8/3线优先编码器 。 2. 列出真值表 3. 写输出变量Y的表达式 ? 4/2线优先编码器 10/4线编码器真值表（输入〝1 〞有效） 10/4线编码器框图 编码器概念简述（由真值表定义编码器） 2. 列出真值表 3. 写输出变量Y的表达式 ? 设计4/2线优先编码器 10/4线编码器真值表（输入〝0 〞有效） 10/4线编码器框图 编码器概念简述（由真值表定义编码器） 2. 列出真值表 3. 写输出变量Y的表达式 ? 设计4/2线优先编码器 10/4线编码器真值表（输入〝0 〞有效） 10/4线编码器框图 编码器概念简述（由真值表定义编码器74147） 设计一个4/2线优先编码器 ，并级连为8/3线优先编码器（ v3/vl38.v ）。 解 1. 逻辑抽象 2. 列出真值表 3. 写输出变量Y的表达式 用变量 EI、I3、I2、 I1、I0 表示输入信号 用Y1、Y0、GS、EO 表示输出信号。 output ： Y1、Y0、GS、EO ; Input： EI、I3、I2、 I1、I0 ; 4. 画逻辑电路，并在MAX+ PIUS上作仿真 ? 4/2线优先编码器 ? 列真值表 ? 写逻辑表达式 ? 列真值表 ? 画逻辑框图 设计举例六（1） ? 逻辑抽象 ? 写逻辑表达式 ? 画逻辑框图 ? 逻辑表达式变换 设计举例六（2） ? 逻辑表达式变换 ? 画逻辑框图 ? 逻辑表达式变换 设计举例六（2） ? 4 线─2 线优先编码器（设计举例六（1）） /* vl38.v 顶层文件 */ module vl38(Y1,Y0,GS,EO,I3,I2,I1,I0,EI); output Y1,Y0,GS,EO; input I3,I2,I1,I0,EI; assign Y1=EI ~(~I3~I2); assign Y0=EI ~(~I3(I2 | ~I1)); assign EO=EI (~I3~I2~I1~I0); assign GS=EI ~(~I3~I2~I1~I0); endmodule ? 由4∕2线优先编码器扩展为8 ∕3 线优先编码器（扩展设计vl38b.gdf） 设计举例六（1） 设计一个一位全加器 v3/v34.gdf 解 1. 逻辑抽象 2. 列出真值表 3. 画出卡诺图，求输出变量Y的表达式 用变量 Ai 、Bi 、Ci 表示输入信号 用Si、 Co 表示输出信号。 output ： Si、 Co ; Input： Ai 、Bi 、Ci ; 4. 画逻辑电路，并在MAX+ PIUS上作仿真 ? 一位全加器 设计一个一位全加器 v3/v34.gdf 解 3. 写输出变量的表达式 4. 编写*.V文件，并在MAX+ PIUS上作仿真 ? 一位全加器 设计举例七 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 0 CO Si Ci Bi Ai ?