[工学]多功能数字钟ppt.ppt

EDA实现多功能数字钟 一、实验任务： 用FPGA器件和EDA技术 实现多功能数字钟的设计 二、多功能数字钟系统的组成框图 1、时、分计数器的设计 分计数器是模M=60的计数器 其计数规律为00—01—…—58—59—00… 时计数器是一个24进制计数器 其计数规律为00—01—…—22—23—00… 即当数字钟运行到23时59分时，分的个位计数器再输入一个脉冲时，数字钟应自动显示为00时00分。 构成多位计数器的级联方法 三、多功能数字钟整点报时系统 四、多功能数字钟校时系统 五、多功能数字钟时段控制系统 四、BCD译码模块的介绍 1、BCD译码模块的介绍 8进制加法计数器 2、设计中添加BCD译码模块的过程 1、将../BCD2SEG7/目录下的文件copy到用户设计项目目录下 2、在顶层电路中调用元件符号bcd2seg7.sym到电路中 进行如图所示的连接绘制 五、EP1K30TC144-3开发试验箱 实验任务 完成数字钟的时、分、秒计数器，并能级联显示。 完成数字钟的扩展功能：闹钟、仿电台、报整点 十字路口交通灯的设计 篮球30秒减法计数器设计 已知条件 MAX+Plus II软件 FPGA实验开发装置 基本功能 以数字形式显示时、分、秒的时间； 小时计数器为24进制； 分计数器为60进制。 基本功能 校时、校分 仿电台报时 时段控制 数字钟电路系统由主体电路和扩展电路两大部分所组成 秒计数器计满60后向分计数器进位 分计数器计满60后向小时计数器进位 小时计数器按照“24进制”规律计数 计数器的输出经译码器送显示器 计时出现误差时可以用校时电路进行校时、校分、校秒 扩展电路必须在主体电路正常运行的情况下才能实现功能扩展 六十进制计数器 并行进位（同步） 优点：速度较快； 缺点：较复杂 构成多位计数器的级联方法 串行进位（异步） 优点：简单 缺点：速度较慢 六十进制计数器: 出现竞争冒险的可能性较大！ 分个位 分十位 时个位 时十位 选择时钟 七段译码输出 数码管选择计数器 七段BCD译码电路 数据选择器 器件引脚与资源连接对照表 121 LED 发光二极管 78 FMQ 蜂鸣器 90 KEYS2 89 KEYS1 88 KEYS0 86 KEY2 83 KEY1 82 KEY0 按键 13 SEL2 12 SEL1 10 SEL0 数码管选择 8 G8 138 F8 137 E8 136 D8 135 C8 133 B8 132 A8 数码管 125 CLK3 54 CLK2 55 CLK1 时钟 管脚号 资源信号 资源名称 （1）选择器件 a. 选择 Assign?Device 选项，弹出 Device 对话框。 b. 在 Device Family 下拉列表框中选择适配器件的系列，在 Devices 中选择器件的型号，然后单击 OK 按钮。 c. 如果不对适配器件的型号进行选择，该软件将自动选择适合本电路的器件进行编译适配。 （本设计中选择FLEX1k系列的EP1k30TC144-3器件） 六、电路编译与适配 （2）编译适配 选择 MAX+plusⅡ\Compiler ，弹出 Compiler 窗口。 单击 Start 按钮开始编译并显示编译结果，生成*. sof下载文件。(此次操作必须使用时序编译) 选择 MAX+PlusⅡ?Floorplan Editor选项，即可打开平面（底层）编辑器窗口，出现如图所示的芯片管脚分配图。 芯片名称区 颜色图例 器件显示区 未赋值节点和管脚显示区 选中节点和管脚区 这是由软件自动分配的，用户可根据需要随意改变管脚分配，管脚的编辑过程如下。 管脚的重新分配与定位 用鼠标左键按住欲分配的输入、输出端口并拖到下面芯片的相应管脚上，然后松开，即可完成一个管脚的重新分配。分配完后需重新编译。 管脚的编辑过程： 管脚重新分配时须注意的事项： 芯片上有些特殊功能的管脚（如GND、Global CLK 等），进行管脚编辑时不能使用。 在器件选择时如果选择了Auto，则不允许对管脚进行再分配。 对管脚进行重新分配后，必须再编译一次，否则下载后的管脚还是自动分配的状态。 a. 选择 MAX+PlusⅡ?Programmer 选项，如果是第一次使用，将出现如图所示的对话框。 硬件类型选择 “ByteBlaster” 并单击 OK 确认。 对器件的编程下载 * *