低功耗CMOS IC设计-陈中建——第0讲引言.ppt

低功耗CMOS IC设计引言 陈中建 chenzj@pku.edu.cn理科2号楼2619 微电子学系 自我介绍 陈中建 研究领域 低功耗CMOS IC设计 模拟和混合IC分析与设计 做过的课题 探测器配套ASIC设计 以模拟为主的混合电路 主讲的课程 低功耗CMOS IC设计（研究生限选） 模拟集成电路分析与设计（本科生必修） 题目 低功耗CMOS IC设计 CMOS 主流工艺 LP（Low Power） 功能、吞吐率（频率） 面积、功耗 现代LP设计追求的目标 不以牺牲性能为代价来实现LP 为什么要学这门课？ 从事高端CMOS IC设计的需要 目前研发的CMOS IC 95％都必须进行LP设计 低端（低速、小规模）IC可以不考虑LP设计 为什么高端IC都要考虑LP设计？ 便携产品普及 用于便携产品的IC均要求LP设计 用于非便携产品的IC很多也需要LP设计 降低日常能耗成本 封装、制冷会增加产品成本，降低竞争力 过热会导致IC可靠性急剧下降，电子系统极不稳定 高速、高度集成的IC均必须进行LP设计 先修课 CMOS IC设计技术 CMOS工艺 CMOS器件 MOS管、二极管 CMOS数字集成电路设计 逻辑门 锁存器（Latch）、触发器（flipflop） ALU、乘法器、DSP、CPU Memory等 CMOS模拟集成电路设计 如何学好这门课？ 有较好的数字IC设计基础 方便理解LP设计的一些实例 每一项LP设计技术，都尽量结合实例来讲 必要时会补一下，以利于理解LP 理解LP的实质，抓根本 各种LP设计技术属于研究结论 比较散、碎，且往往彼此无关，但都与功耗源有关 时间安排 讲课 结合实例讲各项LP设计技术 适当课堂提问 做设计实习 以讲授知识为基础，设计一个或多个LP电路 较大电路可以组完成 助教 1名 职责－师生沟通窗口 发通知 收报告 其他与本课程相关事宜 第一参考书 《Low Power Methodology Manual For System-on-Chip Design》 北京大学图书馆Springer LINK---德国施普林格(Springer-Verlag)电子期刊及丛书下载 Michael Keating等，Springer出版社，2007 ARM公司和Synopsys公司专家合著 内容概要 Synopsys公司EDA工具能支持的LP技术 多电压、频率和电压缩放、门控电源技术 相当于Synopsys公司的LP设计手册 与讲义内容的关系 书中内容是讲义的“工艺和器件级的LP设计” 讲义内容更全面、完整 讲义内容 其他参考资料 其他专著 Low Power design in deep submicron electronics Wolfgang Nebel, etc, Kluwer Academic Publishers Advanced low-power digital circuit techniques Muhammad S.Elrabaa, etc, Kluwer Academic Publishers Low-voltage /Low-power integrated circuits and systems:low-voltage mixed-signal circuits Edgar Sanchez Sinencio, etc Low Power Digital CMOS Destgn, A.P.CharldraitasaIL,etc,Kluwer Academic Publishers IEEE数据库等LP相关文献 成绩评定 成绩考核方式 开卷笔试40％，设计实习60％ 开卷笔试 考察本课最核心内容的掌握程度 设计实习 选择自己已熟悉的电路，针对它，应用本课讲授的知识或查阅相关文献，进行专门的LP设计。这样可能会节省实习时间 也可查阅IEEE数据库论文，自己通过实习验证其LP结论 大电路，可以多人分工合做。最后交一个大报告，报告中给出每人分工和工作量百分比 有一个备选题目 0.13um工艺下的LP全加器设计研究 可选的设计实习题目 基于高层次综合的LP设计 基于逻辑综合方法验证并行和流水线技术的LP效果 基于逻辑综合方法优选LP的乘法器实现 晶体管级的LP设计 0.13微米工艺下LP全加器研究 4-2压缩器LP设计研究 可选的设计实习题目 数据通路模块电路 串行进位16位加法器的低功耗设计（晶体管级） 例如选用合适的逻辑风格，降低活性因子，平衡延迟路径、预计算技术等实现Lp。 除法器的LP设计 16 位超前进位加法器的低功耗优化设计（晶体管级） 如采用逻辑级选择、改变输入次序、逻辑重构、抑制glitch、多阈值技术等Lp技术。