低功耗CMOS IC设计-陈中建——第12讲当代SOC的LP设计.ppt

低功耗CMOS IC设计第12讲 当代SOC的LP设计 陈中建 zjchen@理科2号楼2617 微电子学系 授课内容 上一讲 影响模拟LP设计的因素 模拟IC消耗功耗根源在于需要保持SNR 带宽、信噪比、信号摆幅、电源电压、温度、MOS工作区域 其他影响因素 偏置、电容、信号摆幅、噪声源、高精度、开关电容 数字实现还是模拟实现 低SNR要求时，模拟实现的功耗小；高SNR要求时数字实现的功耗小 本讲 当代SOC的LP设计 “当代” 目前，比“现代”还新 当前SOC设计难点、过程、采用的LP技术 SOC必须LP设计 SOC特点 SOC LP设计的难点 SOC LP设计实现 系统级 算法级、结构级 RTL级 门级 工艺和器件级 泄漏功耗 动态功耗 EDA工具如何协助进行SOC的LP设计 考虑SOC测试的LP设计 总结 IC设计中的功耗管理 功耗管理的含义 Power management 了解功耗大小、裕度，必要时采取LP措施，把功耗控制在可接受范围内 为什么要进行功耗管理？ 目前（05年），每5个IC设计中就有1个因与功耗相关的问题而导致设计失败 功耗管理已成为OEM和IC设计流程中必不可少的一个组成部分 功耗管理的最终目的是什么？ 保证OEM和IC产品在一定功耗下能够正常、可靠地工作 LP设计是实现功耗管理的手段 当代SOC必须LP 便携市场产品近10年以罕见的速度增长 手机、手持游戏机、PDA、数码相机、数码摄像机 进一步发展的产品要求 “四更” “更小、更轻、更高性能、更长电池时间” 如何“更小、更轻、更高性能”? 功能模块高度集成——SOC 如何“更长电池时间” 推出更好的电池－电池技术要发展 每5年，电池容量才加倍；晶体管密度每18个月加倍 下一代的fuel cell电池，还得再等几年 SOC本来就可以LP。但考虑到可靠性、封装和制冷成本等，应进一步LP设计 峰值功耗关系到电迁徙和电压降引起的失效，即使平均功耗很低 SOC的特点 SOC系统 通常包含硬件部分和软件部分 硬件部分包括嵌入式处理器，总线，ROM/RAM，I/O端口等基本部件 软件部分主要指操作系统，也可以包含重要的应用软件 IC发展的必然趋势 预计2010年，SOC将占半导体市场的80％ SOC的特点 基于IP设计（另一次IC设计业的大分工） 设计和制造的分工 利用先进工艺制备 功能高度集成 器件高度集成 芯片面积大 工作频率高 设计、制作成本高 SOC的典型设计流程 SOC中常用数字模块 特定逻辑功能的IP 如 DSP，数字滤波器，MCU等 用于完成数字信号的处理、运算、滤波、解码、压缩、执行协议等功能 存储模块或寄存器组 如RAM、ROM、E2PROM等 用于对数据和程序、电路状态进行保存和刷新 控制逻辑、胶连逻辑（Glue Logic）和总线（BUS） 一般是一些组合逻辑电路、时序控制电路、状态机控制电路、总线控制电路、总线协议电路等 协调控制整个芯片的动作、传递数据、保持通讯 一般由数字设计工程师完成：系统设计、RTL代码编写、功能仿真、综合、自动布局布线生成版图 SOC中常用模拟模块 接口电路—硬IP 如A/D、D/A变换电路等 主要是完成数字信号和模拟信号之间的转换、电平转换等功能 模拟模块—硬IP 如PLL模块、RF模块、电源管理模块等 涵盖的范围比较多，根据不同的应用有不同模块 其他模拟电路模块的设计方法 由经验丰富的模拟电路设计工程师设计、仿真后，版图设计工程师手工完成版图设计 混合SOC中的隔离 应充分隔离模拟模块与数字模块，降低模拟部分的噪声，否则会降低系统SNR 在2.4GHz ISM频带上，要求发送输出的干扰信号带宽小于-40 dBm；对于输出功率接近0dBm的2类或3类蓝牙发射器来说，干扰信号必须小于-40dBc 在工艺上加入特殊的衬底埋层或其他隔离技术；在封装上，RF模块通常需要与外部电路进行低电感连接，无论是信号线还是电源线 一个90nm 的混合信号SOC的结构 一个带DFT的混合信号SOC的结构 混合信号SOC的设计特点 数字部分 集成现成可用IP 模拟部分 集成现成可用IP SOC如何满足“四更”要求 更小、更轻、更高性能、更长电池时间 采用最先进工艺，才能“更小、更轻、更高性能” 也有利于降低动态功耗 泄漏功耗必须解决 LP设计才能“更长电池时间” 降低静态功耗（主要指泄漏功耗） 降低动态功耗 本讲 “当代” 目前，比“现代”还新 SOC必须LP设计 SOC特点 SOC LP设计的难点 SOC LP设计实现 系统级 算法级、结构级 RTL级 门级 工艺和器件级 泄漏功耗 动态功耗 EDA工具如何协助进行SOC的LP设计 考虑SOC测试的LP设计 总结 SOC LP设计的