[工程科技]第六讲_存储系统1_主存储器.ppt

存储系统（1）_主存储器;存储器和存储系统; 设备工艺 带宽 传送单位 分配管理 存取速度 容量 成本 存储成本 CPU 缓存 主存 虚存 后援 ;高;解决方案—多级存储器体系结构 用生产成本与运行成本不同的存储容量不同，读写速度不同的多种存储介质，组成一个统一的存储器系统，使每种介质都处于不同的地位，发挥不同的作用，充分发挥各自在速度、容量、成本方面的优势，从而达到最优性能价格比，满足使用要求。 若能使CPU大半部分时间访问高速缓存，只在从缓存中读不到时才从主存中去读，当从主存中还读不到时才去成批量读虚存， 此时 CPU 转去完成一点其它处理而不是空闲等待，以提高运行效率。 ;一致性原则： 处在不同层次的同一个信息应保持相同的值。 包含性原则： 处在内层的信息一定被包含在其外层的存储器中，反之则不成立，即内层存储器的全部信息，是其相邻外层信息的一部分的复制品 。 ;CPU;主存和高速缓存之间的关系;主存和高速缓存之间的关系;主存与辅存之间的关系;缓存;存储器的类型和特点;存储器的主要技术指标;存储器的主要技术指标;主存储器的基本操作; CPU AR DR ;半导体随机读写存储器;选择线;写操作 　　　写“1”：在I/O线上输入高电位，在I/O线上输入低电位，开启T5,T6,T7,T8四个晶体管，把高、低电位分别加在A，B点，使T1管截止，使T2管导通，将“1”写入存储元. 　　　写“0”：在I/O线上输入低电位，在I/O线上输入高电位，打开T5,T6,T7,T8四个开门管，把低、高电位分别加在A，B点，使T1管导通，T2管截止,将“0”信息写入了存储元。;读操作？ 　　若某个存储元被选中，则该存储元的T5，T6，T7，T8管均导通，A，B两点与位线D与D相连。 存储元的信息被送到I/O与I/O线上。I/O与I/O线接着一个差动读出放大器 ，从其电流方向可以判知所存信息是“1”还是“0”。; (1) 静态 RAM 基本电路;A′;T1 ~ T4;半导体随机读写存储器的基本组成;存储矩阵;地址译码器;单译码存储结构 （64*8位） ;2位地址单译码示例： 2位地址码产生4条译码线（“0”有效）;0，0 8位;存储器控制电路;SRAM结构;SRAM的组成 存??体：存储单元的集合。 地址译码器：地址译码器的输入信息来自CPU的地址寄存器。地址译码有两种方式：单译码方式和双译码方式。 驱动器：通常加在译码器的输出之后。 I/O电路：处在数据总线和被选用的单元之间，用以控制被选中的单元读出或写入。 片选与读/写控制电路：在地址选择时，首先要进行选片。 输出驱动电路：;静态 RAM 芯片举例; ② Intel 2114 RAM 矩阵 (64 × 64) 读;15;第一组;第一组;15;第一组;第一组;第一组;第一组;A3;15;第一组;第一组;第一组;第一组;第一组;第一组;第一组;存储器芯片的控制信号; SRAM的 片选、写允许、地址和写入数据在时间配合上有一定要求。描述这些配合要求的参数以及传输延迟有很多种。了解这些参数对于正确使用存储器是很重要的。 ;读取时间tA:是指从地址有效到数据稳定到外部数据总线上的时间。 读取周期tRC =两次连续读操作必须间隔的时间（读取时间tA +恢复时间) tco片选到数据输出延迟 tcx片选到输出有效;A;A;SRAM的写周期;SRAM时序;DRAM工作原理—四管动态存储器（了解）单管动态存储器;四管动态存储元 在六管静态存储元电路中，信息暂存于T1，T2管的栅极，这是因为管子总是存在着一定的电容。负载管T3，T4是为了给这些存储电荷补充电荷用的。 由于MOS的栅极电阻很高，故泄漏电流很小，在一定的时间内这些信息电荷可以维持住。为了减少管子以提高集成度，把负载管T3，T4去掉，这样变成了四管的动态存储电路。 ;写操作: I/O与I/O加相反的电平，当T5,T6截止时，靠T1，T2管栅极电容的存储作用，在一定时间内(如2ms)可保留所写入的信息。 读操作: 先给出预充信号，使T9，T10管导通，位线D和D上的电容都达到电源电压。字选择线使T5，T6管导通时，存储的信息通过A，B端向位线输出。 刷新操作: 为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，补足栅极的信息电荷。;单管动态存储元 它由一个管子T1和一个电容C构成，写入时，字选择线为“1”，T1管导通，写入信息由位线（数据线）存入电荷C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。;单管动态R