数字电路与逻辑设计第六章B.ppt

6.4 中规模移位寄存器 6.4.1 中规模移位寄存器的功能 6.4.2中规模移位寄存器介绍 通用移位寄存器74LS194 2、JK输入的移位寄存器74LS195 2、JK输入的移位寄存器74LS195 3、具有与门输入的8位移位寄存器74LS164 3、具有与门输入的8位移位寄存器74LS164 4．具有预置功能的8位移位寄存器74LS166 4．具有预置功能的8位移位寄存器74LS166 6.5 中规模移存器的应用 例6.5.1 双向移位寄存器 6.5.2 中规模移存器构成串－并变换器 8位串行—并行转换器 8位串行—并行转换器仿真波形 8位串行—并行转换器 8位串行—并行转换器仿真波形 6.5.3 中规模移存器构成并－串变换器 8位并行—串行转换器仿真波形 基于ST-BUS的并行一串行转换电路 6.5.4中规模移存器构成计数器 6.5.5 中规模移存器构成分频器 可控计数分频器的仿真波形 6.5.6中规模移存器构成序列信号发生器 例6.5.2 例6.5.2 例6.5.2 例6.5.2 小 结 电路中心 张咏梅 电子工程学院 6.4.1．中规模移位寄存器的功能 1、移位方式的选择 移位寄存器的移位方式有两种：左移方式和右移方式。 中规模移位寄存器可以单方向移位，也可以通过移位控制端控制实现双方向移位。 2、并行预置 不是所有移位寄存器都具有并行预置功能。只有具有并行预置功能的移位寄存器，才有并入串出，并入并出的工作方式。 3、串行输入方式的选择 4、置零功能 串行输入有D触发器的方式输入，也有JK触发器的方式输入。有的移位寄存器的串行输入端有两个，两个输入作用到一个内部的与门，与门的输出才是移位寄存器的串行输入。 多数移位寄存器都具有置零（复位）功能，移位寄存器的置零功能一般都是异步置零，也有个别的移位寄存器是同步置零。 异步清零 工作方式选择 右移串入 并行预置输入 左移串入 并行输出 1、通用移位寄存器74LS194 时钟输入 异步清零，低电平有效。 S0S1=11，同步预置。 S0S1=01，右移。 S0S1=10，左移。 S0S1=00，保持。 74LS194由D触发器构成。 异步清零 ‘1’移位 ‘0’预置 串行输入为J、K方式。 并行预置输入 并行输出 互反串行输出 时钟输入 异步清零，低电平有效。 同步预置，低电平有效。 右移位，QA的状态根据J、K的不同取值按JK触发器的规律变化。 74LS195由JK触发器构成。 异步清零 串行输入端 两个移位输入A和B，加到一个内部的与门再输出到移位寄存器的输入。这可以在构成反馈移位寄存器时减少外部逻辑器件的使用。 并行输出 时钟输入 异步清零，低电平有效。 右移位，QA的值根据A、B的不同取值按与门的规律变化。 74LS164由D触发器构成。 异步清零 ‘1’移位 ‘0’预置 并行预置输入 串行输入 时钟禁止输入 当CLKINH＝0时，允许时钟输入，而CLKINH＝1时，不允许时钟输入。 串行输出 异步清零，低电平有效。 同步预置，低电平有效。 右移位 74LS166由D触发器构成。 保持 6.5.1 中规模移存器的扩展 例6.5.1 用74LS194构成8位双向移存器。 D0 D1D2 D3 D4 D5 D6 D7 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 右移串行输入SR 左移串行输入SL S1 S0 CP S1S0=00 1 SL 保持 S1S0=01 右移 S1S0=10 左移 S1S0=11 预置 ↑ 0 0 0 0 0 0 0 0 0 清零 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 ↑ 完成数据的串行—并行转换的关键在于控制信号的产生。保证能够在所需的数据都移入移存器时实现并行输出。 例如，数据的长度是8位，控制信号应该保证8位数据串行移入移位寄存器后，产生一个控制信号去选通并行输出的选通门或者锁存器，把8位数据一起并行输出。 0011010110011000 可见，关键在于输入8位串行码后，能获得一个转换完成的标志，并以此为依据输出选通信号，控制输出选通门或锁存器。 M=16计数器 ８位移位寄存器 ８位锁存器 DI QC QN QO OC CLR 0 ↑ 0000 ↑d0 100 1 d7 d6 d5 d4 d3 d2