传输技术53.docVIP

5．3 ITU-T G.742二次群准同步复接系统 5．3．1 系统组成 1．发送部分 2M支路发送。经0—6dB传输衰减的2048kb／s支路信号输入到2M支路单元，经自动门限控制、再生时钟提取、双／单变换进行2Mb／s HDB3解码。解码电路将输入的 HDB3码还原为二进制的不归零码(NRZ)。解码后的数据送到码速调整电路，经码速调整后变成与本机主时钟同步的2112kb／s信号。由2048kb／s到2112Kb／s的码速调整由缓冲存储器和插入脉冲控制电路完成。定时提取2048KHz时钟和 NRZ码一同送人复接缓存电路，依次循环地将信号写进复接缓存器。读出则由复接定时系统产生的带有空隙的同步化时钟控制，经码速调整的信号送到8M发送盘。 (2)8M发送。8M复接定时盘产生各种定时脉冲，复接成的8448kb／s综合数字流以NRZ码方式送到8M输出盘，在8MHz主时钟的控制下，将8M复接盘送来的8448kb／s NRZ码变换为适合信道传输的 HDB3码输出。 2．接收部分 (1)8M接收。经0—6dB传输衰减来的8448kb／s群路 HDB3信号进入8M 输入盘，经自动门限控制，双／单变换、8MHz时钟提取、再进行 HDB3解码。解出的 NRZ码和提取的时钟同 时送到8M分接定时单元。8M分接定时单元在8MHz时钟控制下，首先将收到的8448kb／s群 路信号逐比特写入移位存储器中。同步时，相继产生各分接定时信号。正确分接出速率2112kb／s的四个支路信号。 (2)2M支路接收。2M支路接收包含有缓冲存储器、消插控制、平滑锁相环和2Mb／s HDB3编码电路，队2112Kb／s到2048kb／s的码速还原，由择多判决电路缓存器和消插控制电路完成，以消除信号中的插入脉冲，得到原始的2048kb／s信息。通过锁相环的使用，使时钟脉冲不均匀排列变成均匀排列。从缓存器中读出的2048Kb／s信息和锁相振荡器输出的时钟一起送入 HDB3编码电路和单／双变换电路、变换成基群接口码型。 5．3．2 帧结构 异源复接需要插入的有帧同步码10位，告警码一位。插入标志信号码12位(每支路三位)，还有备用码一位，这样共24位。除此外，还有为调整码速用的插入码(这个码不带信息，因此称它为插入码)。按 ITU-T的规定，工作在8448kb／s并采用正码速调整的二次群数字复接设备，其帧长为848比特(帧周期约为100us)，相当于每个基群为212个码。(包括信码和插入的码)。 图4．3．2已示出34．333某一个基群比特分配示意图，其它三个基群都类似212比特分配的示意图，将212个比特分成四组。每组53比特。第1组的 1、2、3三个码位，供插入复接器帧同步码等用，以 F表示。然后是50个比待的信息码： II、III、 IV组的第 1位码用作调整标志信号。用 J表示，第IV组的第2个码位(即总第161比待)就是码速调整的码位，用 Z表示，需要插入时，就在这个使置上插入一个不带信息的脉冲，不需要插入时，这个码位仍传信息码。II、III、 IV组的其它位置都是信息码。四个基群的第1-3个码位复接在一起共12位，其中10位作为复接器的帧同步码，第11位是对局告警用，第12位备用。而四个基群的调整指示码和码速调整比特，复接后也分别连在一起。 帧结构 Z 图4.3.2 正调整不规则的帧结构 经码速调整后，基群的数码率由2048kb/s变成2112kb/s，四个基群复接成一个二次群。其数码率为4×2112Kb／s＝8448Kb／s。 因为基群为2048Kb／S，四个基群为4×2048Kb／s＝8192Kb／s。 8448Kb／s一8192Kb／s＝256Kb／s 所以，256Kb／s中，包含帧同步码，调整指示码及调整码等。 表4. 3．1列出了 ITU-T建议 G.742所推荐的二次群按正码速调整的帧结构。 当调整指示码发生错误时，在信息流中要插入或消去一个附加位，从而出现信息码元的滑动。使分接侧失步而丢失信息。 帧结构比特安排 表4.3.1 ITU-T G.742 建议帧 支路比特率(kb/s) 2048 支路数 4 帧结构 比特编号 组 帧定位信号(1111010000) 1-10 对局告警 11 留作国内使用的比特 12