2 80X86微处理器.ppt

第二章 微处理器 通过本章的学习，读者应该掌握以下内容： 1.8086的编程结构 2.8086微处理器的引脚功能 3.8086微处理器的基本时序 4.80X86微处理器 （3）、/RQ//GT1、/RQ//GT2：总线请求信号（输入）/总线请求允许信号（输出），双向，低电平有效。 （4）、/LOCK：总线封锁信号，三态输出，低电平有效。/LOCK=0，CPU不允许其它控制器占用总线。 2.3 8086总线的基本时序 2.3.1 指令周期、总线周期和时钟周期 在微机系统中，CPU是在时钟信号CLK控制下，按节拍有序地执行指令序列。从取指令开始，经过分析指令、对操作数寻址，然后执行指令、保存操作结果，这个过程称为指令执行周期。 指令周期：执行一条指令所需要的时间。 总线周期（机器周期）：CPU通过总线与存储器或I/O接口进行一次数据传输所需的时间。 T状态（时钟周期）：CPU处理动作的最小单位。 T1 T2 T3 TW T4 总线周期 在8086中，一个最基本的总线周期由4个时钟周期组成 ①在T1状态，CPU往多路复用总线上发出地址信息，以指出要寻址的存储单元及外设端口的地址。 ②在T2状态，CPU从总线上撤消地址，而使总线的低16位浮置成高阻状态，为传输数据作准备。总线的最高4位(A19～A16)用来输出本总线周期状态信息。这些状态信息用来表示中断允许状态、当前正在使用的段寄存器名等。 ③在T3状态，多路总线的高4位继续提供状态信息，而多路总线的低16位上出现由CPU写出的数据或者CPU从存储器或端口读入的数据。 ④在有些情况下，被写入数据或者被读取数据的外设或存储器不能及时地配合CPU传送数据。这时，外设或存储器会通过“READY”信号线在T3状态启动之前向CPU发一个“数据未准备好”信号，于是CPU会在T3之后插入1个或多个附加的时钟周期TW。TW也叫等待状态。 ⑤ 在T4状态，总线周期结束。需要指出的是，只有在CPU和内存或I／O接口之间传输数据，以及填充指令队列时，CPU才执行总线周期。可见，如果在1个总线周期之后，不立即执行下1个总线周期。那么，系统总线就处在空闲状态，此时，执行空闲周期。 2.3.2 8086的几种基本时序 8086CPU的操作是在指令译码器输出的电位和外面输入的时钟信号联合作用下控制进行的，分为外操作与内操作两种时序。 外部总线时序包括以下几部分： （1）、系统复位。 （2）、存储器读操作。 （3）、存储器写操作。 （4）、中断响应操作。 （5）、输入输出周期。 （6）、空转周期。 总线操作 总线读操作：CPU从存储器或外设读取数据。 总线写操作：CPU将数据写入存储器或外设。 1、存储器读周期 总线周期包括：T1、T2、T3、（TW）、T4机器周期。 （1）、T1周期 M//IO信号：从存储器读还是从I/O设备中读数据； AD15-AD0、A19/S7-A16/S3：确定20位地址； /BHE：选择奇地址存储体选择。 ALE：地址锁存信号，以使地址/数据线分开。 （2）、T2状态 A19/S6-A16/S3：出现S6-S3状态信号。决定段寄存器、IF状态、8086CPU不否连在总线上。 AD15-AD0：高阻状态。 /RD：由高电平变为低电平，开始进行读操作。 /DEN：变低电平，启动收发器8268，做好接收数据的准备。 （3）、T3状态 若存储器或I/O端口已做好发送数据准备，则在T3状态期间将数据放到数据总线上，在T3结束时，CPU从AD15-AD0上读取数据。 （4）、TW状态 在T3状态，存储器或外设没有准备好数据，不能在T3状态将数据放到总线上，使READY=0，则CPU在T3和T4之间插入一个或几个TW状态，直到数据准备好READY=1为止。 TW状态时总线的动作与T3时相同。 （5）、T4状态 CPU对数据总线进行采样，读出数据。 CPU从存储器或I/O端口读取数据的时序如下页所示： * 2.1 8086微处理器的编程结构 2.1.1执行部件与总线接口部件 微处理器执行程序的一般过程： 从内存中取一条指令，分析指令操作码； 读出操作数； 执行指令 将结果写入内存 执行过程中数据的传送是串行的，始终需要占用总线。 为了提高执行速度，充分利用总线，将8086微处理器设计为两个独立功能的总线接口部件：执行部件与总线接口部件。 AH AL BH BL CH CL DH DL SP BP DI SI 通用寄存器 运算寄存器 ALU 标志 执行部分控制电路 1 2 3 4 5 6 CS DS SS ES IP