[理学]Part2 第一讲.ppt

  1. 1、本文档共41页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
[理学]Part2 第一讲

驱动能力(drive strength) 在一个网络型数据的声明语句中,如果对数据对象进行了连续赋值,就可以为声明的数据对象指定驱动强度 wire:被单个门或者连续赋值语句驱动 Tri:被多个驱动源驱动 驱动强度指基本门级元件输出端的驱动强度。若一条连线由多个前级输出所驱动,各驱动端驱动强度的不同,会影响最终的逻辑状态。 驱动能力(drive strength) 驱动强度基别 对1驱动:supply1,strong1,pull 1, weak1 对0驱动:supply0,strong0,pull 0, weak0 Pullup只需对1驱动,pulldown只需对0驱动。 默认值(strong0,strong1) 驱动能力(drive strength) 当两个drive strength不同的net相连是,会以strength level较高的net输出为结果。 驱动能力(drive strength) 两个驱动源的值相同,驱动强度不同,输出值与两个驱动源的值一样,驱动强度等于高驱动强度源的驱动强度; 两个驱动源和驱动强度相同,则输出相同的值和驱动强度; 不同值、相同强度的驱动源,结果可能为0,1,x. 1.3 用户定义的原语 真值表 真值表中输入变量的顺序与端口定义时输入变量的顺序相同; 真值表中没有指定的输入组合,其输出为X 若在真值表中为某个输入指定边缘过渡,UDP对所有输入信号的过渡状态敏感; 真值表中,电平敏感的优先级高于边缘敏感; 组合电路:输入和输出,之间用冒号分开; 时序电路:输入、当前状态和输出,之间用冒号分开;当前状态与当前时刻输出相同 每行结束除有一分号; 在真值表中没有列出的输入组合,默认的输出为X; 不影响输出的输入组合,必须在真值表中列出 Reducing Pessimism * * * * 用于连接单元的连线是最常见的网络类型。连线与三态线(tri)语法和语义一致,三态线可以用于描述多个驱动源驱动同一根线的网络类型。 若有多个驱动源驱动一个wire or tri 网络数据,网络的有效真值表如上图所示,假设多个驱动源的驱动强度相同 The combination of two signals of like value results in the same value with the greater of the two strengths. The combination of signals identical in strength and value results in the same signal. The combination of signals with unlike values and the same strength has three possible results. The combination of two signals of like value results in the same value with the greater of the two strengths. The combination of signals identical in strength and value results in the same signal. The combination of signals with unlike values and the same strength has three possible results. Verilog 1991.pdf, 6.11.1,page 78 dataA dataB:xx,输出为x Each table entry can have a transition specification on, at most, one input. Entries such as the one shown below are illegal: (01)(01)0 : 0 : 1 All transitions that should not affect the output MUST be explicitly specified. Otherwise, they will cause the value of the output to change to x. If the UDP is sensitive to edges of any input, the desired output state must be specified for all edges of all inputs. Three-valued logic tends to make pessimist

文档评论(0)

qiwqpu54 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档