[理学]周期与频率的测量作业与思考.ppt

周期与频率的测量 电子测量的重点知识 本科内容梗概 什么是被测信号的周期？ 如何测量信号的周期？ 测量信号周期的基本链路环节； 典型的测量信号周期的逻辑结构； 测量被测信号频率的基本思想； 如何产生基准时间片？ 典型的测量信号频率的逻辑结构； 关与周期的测量 被测信号的相同特征的重复间隔； 例如：信号的上升沿、下降沿； 利用计数器，在参考时钟驱动下，测量两次特征重复之间的时间； 关键的信号路径：放大?整形?脉冲同步?测量结果的处理； 测量周期的信号路径 放大：目的是将较微弱的信号放大到足够的摆幅，便于后继逻辑电路处理；一般采用集成运放构造电路； 整形：目的是将摆幅足够的信号，进行变化沿的“陡峭”，使其变成脉冲信号特征，满足现代数字电路对信号变化沿的要求；一般采用施密特触发器； 脉冲同步的原理与实现 信号变化沿与计数参考时钟之间没有固定的相位关系，需要同步逻辑的处理，使其变化沿与参考时钟同相； 才能使得计数器准确的测量两次上升沿或下降沿之间的时间间隔。 典型逻辑结构 数字去抖，滤除随机相位波动； D触发器在数字电路中用来进行“数位”取样； 将被测信号与本地参考时钟进行相位“同步”； 搞清楚基本工作原理； 仿真结果 脉冲沿检测逻辑 上升沿检测； 下降沿检测； 信号的周期特征提取； 上升沿检测 信号延迟的物理现象； 上升沿脉冲的宽度及相位； 全沿检测与分离 滤波+脉冲沿分离 同步2分频 测量电平长度=测周期 测量电平长度=测周期 计数器的行为级描述很简单 高级方法 上升沿将当前计数结果累加； 上升沿复位计数器，开始新的测量； 小状态机，连续累加2^K个周期的测量结果，取测量结果的平均值； 整体逻辑结构 仿真结果 频率的测量方法 频率：单位时间内的重复次数； 测量频率：固定时间段内的计数器操作； 信号频率的分类： 普通频率范围1Hz?300MHz； 低频率范围：1Hz;（过低的频率采用周期测量值，取倒数）； 高频范围：300MHz; 器件特性的支持 测量方法的适用范围 普通频率范围：固定时基内的计数值； 低频率范围：测量周期，然后求倒数； 高频率的测量：超外差+PLL+计数器； 4.2.2 石英晶体振荡器 电子计数器内部时间、频率基准采用石英晶体振荡器（简称“晶振”）为基准信号源。 基于压电效应产生稳定的频率输出。但是晶振频率易受温度影响（其频率-温度特性曲线有拐点，在拐点处最平坦），普通晶体频率准确度为10-5。 采用温度补偿或恒温措施（恒定在拐点处的温度）可得到高稳定、高准确的频率输出。 下图为恒温晶振的组成。 1）组成 2）指标 认识有源晶体 Silicon Oscillators PLL in a Typical FPGA Chip 4）时基产生电路 ◆功能：产生测频时的“门控信号”（多档闸门时间可选）及时间测量时的“时标”信号（多档可选）。 ◆实现：由内部晶体振荡器（也可外接），通过倍频或分频得到。再通过门控双稳态触发器得到“门控信号”。 如，若fc=1MHz,经 106分频后，可得到 fs=1Hz(周期Ts=1s) 的时基信号，经过 门控双稳态电路得 到宽度为Ts=1s的 门控信号。 4）时基产生电路 ◆要求： 标准性： “门控信号”和“时标”作为计数器频率和时间测量的本地工作基准，应当具有高稳定度和高准确度。 多值性：为了适应计数器较宽的测量范围，要求“闸门时间”和“时标”可多档选择。 常用“闸门时间”（选通脉宽）有：1ms、10ms、100ms、1s、10s。 常用的“时标”（产生选通脉冲的参考时钟）有：10ns、100ns、1us、10us、100us、1ms。 利用FPGA测量频率 短时基“捕捉”瞬态频率变化； 长时基测量平均频率； 时基不一定是选通脉宽 定时器（计数周期固定的计数器）； 同步逻辑利用脉冲传递状态信息； 两个同步脉冲构成时基 巧妙利用Basic_Trig脉冲 Basic_trig的上升沿取样（锁存）计数结果； Basic_trig的高电平对计数器异步复位； Basic_trig为触发器输出，没有毛刺，上述操作不会出现误动作。 逻辑结构 仿真结果分析 仿真结果深度分析 阶段小结 测量频率中涉及到两个时钟： 1、产生“时基”的本地参考时钟fc； 2、被测信号的频率fx； 测量频率必须产生时基； 时基的长度可以折算成本地参考时钟下的计数器计数长度； 时基不一定是“长”选通电平，也可以是同步脉冲； 继续深入观察与思考 被测频率表达式； Bsic_trig还能干什么？ 加个乘法器试试 看看结果 谁动了我的小数点 定点数的运算规则 可以降低芯片功耗么？ 设法减少内部逻辑状态的翻转频率。 Basic_trig触发一个小状态机； 乘法器加装时钟使能信号； 变了模样 结果并没有变 新的问题