tms320c54x硬件设计及接口技术.ppt

第9章 TMS320C54x硬件设计及接口技术 DSP硬件设计是DSP应用系统设计的基础。 一个DSP最小系统是由内部硬件资源如CPU、片内外设、存储器（ROM、RAM或FLASH）和最基本的外围辅助电路（电源、时钟晶振、复位电路和仿真接口JTAG）组成。 一般的实际应用系统是由最小系统和输入输出接口、通信接口、人机交互接口、外部程序存储器或数据存储器等外围扩展电路组成。 第9章 TMS320C54x硬件设计及接口技术 目录 9.1 基于C54x的DSP最小系统设计 9.2 C54x外部总线结构 9.3 存储器扩展 9.4 A/D、D/A与DSP的接口技术 9.5 Bootloader功能的实现 9.6 C54x系统设计实例 9.7 DSP系统的调试与抗干扰措施 第9章 TMS320C54x硬件设计及接口技术 9.1 基于C54x的DSP最小系统设计 DSP最小系统就是指没有输入扩展、输出扩展、除了片内通信通道也没有通信扩展的基本独立的、功能极其有限的DSP系统。仅在DSP芯片基础上增加了电源、时钟晶振、复位电路和仿真接口JTAG。 最小系统是DSP系统硬件设计的基础。 DSP最小系统的设计与DSP芯片结合的最紧密。 最小系统正常工作是整个DSP硬件系统正常工作的基础。 第9章 TMS320C54x硬件设计及接口技术 9.1.1 DSP电源电路设计 1.单3.3V电源输出的电源管理芯片TPS7133,7233,7333 TPS75733应用电路 第9章 TMS320C54x硬件设计及接口技术 9.1.1 DSP电源电路设计 1.单3.3V电源输出的电源管理芯片TPS75733 第9章 TMS320C54x硬件设计及接口技术 第9章 TMS320C54x硬件设计及接口技术 2.单1.8V电源输出的电源管理芯片 TPS75718、TPS76818的典型电路如图9.3所示： 第9章 TMS320C54x硬件设计及接口技术 可调输出TPS76801的典型应用电路如图9.4所示: 第9章 TMS320C54x硬件设计及接口技术 TPS76801/TPS76818有两种封装形式（8-Pin SOIC 封装和20-Pin TSSOP封装），如图9.5所示 第9章 TMS320C54x硬件设计及接口技术 TPS76801的输出电压Vout由图9.4中的反馈电阻R1和R2的比值决定。其关系可用如下公式描述： 3.内核电压和I/O电压的上电顺序控制(同时或先内核) TMS320F2812的供电电路如图所示(先I/O,后内核)： 第9章 TMS320C54x硬件设计及接口技术 4.双电源供电电路 其中TPS73HD318的封装形式28Pin TSSOP封装），如图所示。 第9章 TMS320C54x硬件设计及接口技术 第9章 TMS320C54x硬件设计及接口技术 采用TPS73HD318为DSP C5402供电的典型电路如图所示 第9章 TMS320C54x硬件设计及接口技术 9.1.2 DSP复位电路设计 在RESET引脚提供至少5个CLKOUT时钟宽度负脉冲（复位脉冲：一般100~200ms），C54x处于以下初始工作状态： ST0的值为1800h： 第9章 TMS320C54x硬件设计及接口技术 PMST的值为： 第9章 TMS320C54x硬件设计及接口技术 对DSP进行复位的方法有以下几种： 1.软件复位法，可同时参考P40页软件复位与硬件复位区别 2.硬件复位法:上电复位、手动复位、自动复位 1)RC上电复位电路:利用RC电路的延迟特性来产生复位所需要的低电平时间，其电路结构如图所示： 第9章 TMS320C54x硬件设计及接口技术 RC手动复位电路可以在系统运行异常的任何时候，用手动方式按键产生复位信号，其电路结构如图所示： 第9章 TMS320C54x硬件设计及接口技术 2)专用集成电路提供的复位:定时自动复位和手动复位 最常用的“看门狗”芯片是Maxim公司的MAX705/6芯片。MAX706的封装形式（8Pin DIP/SO封装）如图9.11所示： 第9章 TMS320C54x硬件设计及接口技术 用MAX706构建的C54x的复位电路如图9.12所示： 第9章 TMS320C54x硬件设计及接口技术 9.1.3 DSP时钟电路设计 1.基础时钟的产生 （a）外接无源晶振的时钟电路 （b）外接有源晶振的时钟电路 第9章 TMS320C54x硬件设计及接口技术 2.锁相环PLL PLL倍频系统的选择通过软件控制时钟方式寄存器CLKMD来实现