《微型计算机原理》（王忠民版）PPT电子课件教案-第7章 输入输出与中断参考.ppt

2．8259A的外部引脚 8259A采用28脚双列直插封装形式，如图7.22所示。 CS：片选信号，输入，低电平有效，来自地址译码器的输出。只有该信号有效时，CPU才能对8259A进行读/写操作。 WR：写信号，输入，低电平有效，通知8259A接收CPU从数据总线上送来的命令字。 RD：读信号，输入，低电平有效，用于读取8259A中某些寄存器的内容(如IMR、ISR或IRR)。 D7?D0：双向、三态数据线，接系统数据总线的D7?D0，用来传送控制字、状态字和中断类型号等。 IR7?IR0：中断请求信号，输入，从I/O接口或其他8259A(从控制器)上接收中断请求信号。在边沿触发方式中，IR输入应由低到高，此后保持为高，直到被响应。在电平触发方式中，IR输入应保持高电平。 INT：8259A向CPU发出的中断请求信号，高电平有效，该引脚接CPU的INTR引脚。 INTA：中断响应信号，输入，接收CPU发来的中断响应脉冲以通知8259A中断请求已被响应，使其将中断类型号送到数据总线上。 CAS0?CAS2：级联总线，输入或输出，用于区分特定的从控制器件。8259A作为主控制器时，该总线为输出，作为从控制器时，为输入。 SP/EN：从片/允许缓冲信号，输入或输出，该引脚为双功能引脚。在缓冲方式中(即8259A通过一个数据总线收发器与系统总线相连)，该引脚被用做输出线，控制收发器的接收或发送；在非缓冲方式中，该引脚作为输入线，确定该8259A是主控制器(SP/EN＝1)还是从控制器(SP/EN＝0)。8259A的级联方式如图7.23所示。 A0为地址输入信号，用于对8259A内部寄存器端口的寻址。每片8259A对应两个端口地址，一个为偶地址，一个为奇地址，且偶地址小于奇地址。在与8088系统相连时，可直接将该引脚与地址总线的A0连接；与8086系统连接时要特别注意，因为8259A只有8根数据线，8086有16根，8086与8259A的所有数据传送都用16位数据总线的低8位进行。要保证所有传送都用总线的低8位，最简单的方法是将8086地址总线的A1和8259A的A0端相连，这样，就可以用两个相邻的偶地址作为8259A的端口地址，从而保证用数据总线的低8位和8259A交换数据。 在这种情况下，从CPU的角度来看，对两个端口寻址时，使A0总是为0，而A1为1或者为0，即这两个端口用的是相邻的两个偶地址；从8259A的角度来看，只有地址总线的A1和8259A的A0端相连，地址总线的A0未与8259A相连，所以，当地址总线的A1为0时，8259A认为是对偶地址端口进行访问，当地址总线的A1为1时，8259A认为是对奇地址端口进行访问，从而将两个本来相邻的偶地址看成是一奇一偶两个相邻地址。这样，又正好符合了8259A对端口地址的要求。因此，在实际的8086系统中，总是给8259A分配两个相邻的偶地址，其中，一个为4的倍数，对应于A1=0，A0=0，并使这个地址较低；另一个为2的倍数，对应于A1=1，A0=0，并使这个地址较高。 7.5.3 8259A的工作方式 1．中断优先级管理方式 1) 全嵌套方式 全嵌套方式也称固定优先级方式。在这种方式下，由IR端引入的中断请求具有固定的优先级，IR0最高，IR7最低。在对8259A初始化后若没有设置其他优先级方式，则默认为全嵌套方式。 图7.15中，当响应信号沿链式电路进行传递时，最靠近CPU并发出中断请求的接口将首先拦截住响应信号，CPU进入相应外设的中断处理程序，在服务完成后，该外设撤消其中断请求，解除对下一级外设的封锁。例如，当CPU收到中断请求信号并响应中断时，若1号外设有中断请求(高电平)，则立即向1号外设接口发出应答信号，同时封锁2号、3号等外设的中断请求，转去对1号外设服务；若1号外设没有中断请求，而2号外设有中断请求时，响应信号便传递给2号外设，向2号外设接口发出应答信号，同时封锁3号外设的中断请求；若CPU在为2号外设进行中断服务时1号外设发出了中断请求，CPU会挂起对2号外设的服务转去对1号外设服务，1号外设处理结束后，再继续为2号外设服务。可以看出，链式优先级排队电路不仅能够确定各中断源的优先级，而且在相应软件的配合下，可实现高级别的请求中断低级别的服务(即中断的嵌套)。 图7.15 链式中断优先级电路 上述两种方法虽然可以解决中断优先级控制问题，但实现起来在硬件和软件上