400MSPS高速ADC硬件设计(TI芯片ADS5474).docxVIP

一、高速ADC模块本系统实现目标是400MSPS的A/D转换，采用的芯片为TI公司生产的ADS5474，芯片的特点如下：单片14位模数转换器，在400MSPS下有效位数能达到11.21.4GHz的输入带宽 230MHz输入信号，400MSPS转换速率下，SFDR达到-80dBc，SNR达到-69.8dBFs差分输入信号的峰峰电压值为2.2VPP，LVDS兼容输出内置2.4V的参考电压总功耗为2.5W，掉电模式功耗为50mW二进制偏移输出格式，在半速率时钟的上升沿和下降沿均有数据输出ADS5474功能框图如图1所示图1 ADS5474功能框图ADS5474是14位模数转换器，实现了400MSPS的采样率，有出色的SNR和SFDR性能，能够满足高速数字转换器、频谱分析仪、测试与测量设备以及通用数据采集系统。1、电路原理框图 本系统主要有三大模块：ADC电路模块，时钟电路模块和FPGA模块。如图2所示，为ADC系统的原理框图。图2 ADC系统原理框图2、输入通道原理图和参考电路ADS5474的模拟输入端包含一个模拟的尾随两级晶体管TH的伪差分缓冲器，如图3所示。这个缓冲器隔离了任何内部开关对ADC输入端的驱动，在高输入频率下输入端包含了一个高阻抗，相比较没有缓冲器的输入端，可以很容易被驱动。图3 ADS5474输入端电路结构ADC模拟输入端的前端驱动电路主要有放大器驱动和变压器驱动两种方式。ADC模拟输入端的前端驱动电路主要有放大器驱动和变压器驱动两种方式。变压器是无源器件，不会给系统引入额外的噪声并且自身的功耗很低，但不适用于低频输入信号的情况。放大器能够实现低频输入信号的调理，但作为有源器件，本身会给系统引入噪声。为了在高频时实现更高的性能，采用变压器的模拟前端驱动方式，参考电路如图4所示：图4 变压器作为驱动的输入电路 当ADS5474输入端采用差分输入时性能可以达到最佳。变压器可以采用两个back-to-back的连接模式，并且在变压输出端采取端接有助于改善信号质量。3、时钟电路设计随着ADC系统采样时钟频率的提高，时钟抖动成为制约系统性能的关键因素。ADS5474的时钟输入可采用单端或双端模式，TI数据手册建议采样时钟采用差分输入方式以减小共模噪声的影响。差分时钟的接口方式如下图5所示。图5 时钟端接口方式本系统设计中时钟接口可以考虑采用LVDS方式，由相位噪声性能良好的温补晶振配合附加抖动极小的AD9552产生ADS5474所需要的低抖动时钟。4、数据输出端ADS5474提供了14位LVDS偏移二进制码的输出，一个data-ready的信号（DRY）和一个over-range（OVR）指标。可以利用DRY信号来获得ADS5474的输出数据，DRY信号源同步到DATA/OVR输出，并且在相同的频率下建立一个半速率的DDR接口，同时在DRY的上升沿和下降沿同时更新数据。LVDS模式下，接收端（FPGA侧）需要有100Ω的匹配电阻，以实现电流到电压的变换以及抑制信号反射。二、时钟模块本系统设计指标是400MSPS的高速A/D转换，在高速信号下，时钟信号的抖动直接影响系统性能的提升，因此本系统应该采用低抖动时钟设计。本文以时钟调理芯片AD9522为核心，温补晶振作为时钟源，辅以驱动电路和相关配置电路，实现了具有抖动低、输出频率可调的低抖动时钟调理电路。本模块原理框图如图6所示图6 时钟模块原理框图三、FPGA电路 FPGA电路由Sratix基板提供，由接插件连接相关引脚，此次不再赘述。四、电源模块由于ADS5474有三种电源端口：AVDD5，AVDD3和DVDD3，需要使用分别是模拟电压5V和3.3V以及数字电压3.3V，AD9552电源引脚为VDD，只需接入3.3V电压即可。基板提供两种电压值：3.3V和5V。因为基板提供的电压是对整个电路系统进行供电，为了得到较纯净的电源信号，需要使用电源调理芯片来产生需要的相关电压值。芯片选用ADP3334。