03微机的结构硬件描述.ppt

第三章 8086/8088CPU硬件描述 第三章 8086/8088CPU硬件描述 主要内容 8086/8088CPU外部及功能 8086/8088CPU的系统总线 8086/8088微处理器——微处理器的结构 8086/8088微处理器是Intel公司推出的第三代CPU芯片，它们的内部结构基本相同，都采用16位结构进行操作及存储器寻址，它们在外型上没有太大的区别——两种处理器都封装在相同的40脚双列直插式（Dual In-line Packages DIPs）组件中。 §3.1 8086/8088微处理器的引脚功能 8086/8088引脚结构图 §3.1 8086/8088微处理器的引脚功能 §3.1 8086/8088微处理器的引脚功能 §3.1 8086/8088微处理器的引脚功能 §3.1 8086/8088微处理器的引脚功能 §3.1 8086/8088微处理器的引脚功能 A15—A8 (Address Data Bus ，2—8，三态)： 8088 address bus 在整个总线周期提供存储器地址的高8位 。在微处理器的“保持相应”状态时，这些引脚处于高阻态。 A19/S6—A16/S3( Address Status Bus ，35—38，三态)：地址/状态总线是地址线与状态信息分时复用的。复用信号输出引脚，分时输出地址的高4位及状态信息，其中S6总为0，用以指示8086/8088CPU当前与总线连通；S5指示标志位IF，为1表明8086/8088CPU可以响应可屏蔽中断； S4、S3共有四个组合状态，用以指明当前使用的段寄存器，00—ES，01—SS，10—CS，11—DS。 §3.1 8086/8088微处理器的引脚功能 §3.1 8086/8088微处理器的引脚功能 §3.1 8086/8088微处理器的引脚功能 §3.1 8086/8088微处理器的引脚功能 SSO(34，8088中)：在8088系统中，该引脚用来与DT/R、 IO/M一起决定8088芯片当前总线周期 的读写操作。与最大模式下的S0引脚等价。 §3.1 8086/8088微处理器的引脚功能 §3.1 8086/8088微处理器的引脚功能 最小模式下的24到31引脚 INTA(Interrupt Acknowledge，24，三态)：中断响应信号输出引脚，低电平有效，该引脚是CPU响应中断请求后，向中断源发出的认可信号。 ALE(Address Lock Enable，25)：地址锁存允许输出信号引脚，高电平有效，CPU通过该引脚向地址锁存器8282/8283发出地址锁存允许信号，把当前地址/数据复用总线上输出的是地址信息，锁存到地址锁存器8282/8283中去。ALE信号不能被浮空。 DEN(Data Enable，26，三态)：数据允许输出信号引脚，低电平有效，为数据总线收发器8286提供一个控制信号，表示CPU当前准备发送或接收一项数据。 §3.1 8086/8088微处理器的引脚功能 §3.1 8086/8088微处理器的引脚功能 最小模式下的24到31引脚 WR (Write，29，三态)：写控制信号输出引脚，低电平有效，与M/IO配合实现对存储单元、I/O端口所进行的写操作控制。 HOLD(Hold Request，31)：总线保持请求信号输入引脚，高电平有效。 HLDA(Hold Acknowledge，30)：总线保持响应信号输出引脚，高电平有效，表示CPU认可其他总线部件提出的总线占用请求，准备让出总线控制权。 §3.1 8086/8088微处理器的引脚功能 §3.1 8086/8088微处理器的引脚功能 §3.1 8086/8088微处理器的引脚功能 §3.1 8086/8088微处理器的引脚功能 §3.1 8086/8088微处理器的引脚功能 RQ/GT0、 RQ/GT1(Request/Grant，31、30)：总线请求信号输入/总线允许信号输出引脚，用来实现最大方式下申请/允许一次DMA操作。这两个信号端可供CPU以外的两个处理器，用来发出使用总线的请求信号和接收CPU对总线请求信号的应答。这两个引脚都是双向的，请求与应答信号在同一引脚上分时传输，方向相反。其中31脚比的30脚优先级高。 §3.1 8086/8088微处理器的引脚功能 §3.2 8086/8088的系统总线 最小方式下的总线分离 74LS373引脚图和真值表 8086最小方式下的总线分离 最小方式下的总线缓存 最小模式系统总线的总结 最小模式下的连接