西南民族大学《计算机组成原理》复习资料.docVIP

 PAGE \* MERGEFORMAT - 15 - 《计算机组成原理》复习资料 题型及分值分配：单选题：40分； 填空题：10分； 计算题：6分； 简答题：24分； 设计题：20分 应答方式分为不互锁、半互锁、全互锁三种方式 第三章：系统总线 1、总线通信控制方式分类及各自特点 （1）同步通信：由统一时标控制数据传送 （2）异步通信：采用应答方式，没有公共时钟标准 （3）半同步通信：同步、异步结合（由统一时钟控制，允许传输时间不一致） （4）分离式通信：充分挖掘系统总线每个瞬间的潜力 2、系统总线带宽的计算 （1）定义：总线的数据传输速率，即单位时间内总线上传输数据的位数，单位用MBps （2）计算公式：总线带宽 = （总线时钟频率/时钟周期数） × 总线宽度（转换为B） （3）例题：总线的时钟频率为8MHz，一个总线周期等于一个时钟周期，一个总线周期中并行传送16位数据，求总线带宽。 解答：总线带宽 = （8MHz/1）×（16÷8）B = 16MBps 3、总线传输周期的构成阶段 （1）申请分配阶段：主模块申请，总线仲裁决定 （2）寻址阶段： 主模块向从模块给出地址和命令 （3）传输阶段： 主模块和从模块交换数据 （4）结束阶段： 主模块撤销有关信息 4、三总线的概念（系统总线） （1）数据总线DB：双向传输，位数与机器字长、存储字长有关 （2）地址总线AB：单向传输（由CPU输出），位数与存储地址、I/O地址有关 BS－总线忙 BR－总线请求 BG－总线同意 （3）控制总线CB：有出（中断请求、总线请求） 有入（存储器读/写、总线允许、中断确认） 5、集中式总线判优控制方式及各自特点 （1）链式查询： 连线简单，易于扩充，对电路故障最敏感 （2）计数器定时查询：优先级设置较灵活，对故障不敏感，连线及控制过程较复杂 （3）独立请求方式： 判优速度最快，硬件器件用量大，连线多，成本较高 第四章：存储器 1、多级存储系统的概念 2、存储器芯片地址线和数据线的计算 （1）地址线位数为n；数据线位数为m，则芯片容量为2n×m位 1K = 210 （2）例题：存储器容量为16K×32位，求地址线、数据线的数量；当选用下列不同规格的存储芯片时，各需几片？ 1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位 解答：地址线14根；数据线32根；各规格芯片片数分别为128，32，32，32，16，8 3、给定存储器容量，确定其地址范围 P94 例4.1；P95 例4.2；P97 例4.3；P151 T4.15；P151 T4.16 4、字、字长、存储容量及编址的关系 （1）存储字长取8的倍数；字地址用该字高位字节的地址表示，是4的整数倍 （2）存储容量 =（存储单元个数×存储字长）位 =（存储单元个数×存储字长/8）B 5、CPU与存储器的连接 （P93） （1）地址线的连接 （2）数据线的连接 （3）读/写命令线的连接 （4）片选线的连接 （5）合理选择存储芯片 （6）其他（时序、负载） 6、Cache——主存地址映射的概念及实现（P117-119） （1）由主存地址映射到Cache地址称为地址映射。地址映射方式很多，有直接映射（固定的映射关系）、全相联映射（灵活性大的映射关系）、组相联映射（上两种的折中）。 （2）组相联方式下，主存块号与Cache块号的对应关系： 组相联映射把Cache分为Q组，每组有R块，并有以下关系：i = j mod Q。其中，i为缓存的组号， j为主存的块号。某一主存按模Q将其映射到缓存的第i 组内，如下图所示。 第五章：I/O系统 1、I/O编址方式及各自的特点 （P160） （1）统一编址： I/O编址方式与主存相同，占用统一地址空间，所用指令与访存指令相似 （2）不统一编址：I/O地址与主存地址分开，有专门的I/O指令。 2、I/O设备与主机信息传送的控制方式（P162-165） （1）程序查询方式：CPU和I/O串行工作，踏步等待 （2）程序中断方式：CPU和I/O并行工作，没有踏步等待现象，中断现行程序 （3）DMA（直接存储器存取）方式：CPU 和 I/O 并行工作，主存和 I/O 之间有一条直接数据通道，不中断现行程序，周期挪用（周期窃取） （4）不同控制方式下，主机与设备的工作情况： 3、显示器的两个重要指标（P172） 分辨率和灰度等级是CRT的两个重要技术指标 4、中断方式的特点 CPU不查询设备的准备情况，当I/O向CPU发出中断请求后才予以响应，并中断现行程序，转向中断服务程序，处理完后返回原