毕业设计（论文）-基于FPGA的数字频率计设计精选.doc

目录 摘 要 I ABSTRACT II 前 言 1 1、 FPGA及VHDL 2 1.1 FPGA简介 2 1.2 VHDL 概述 2 2、 数字频率计的设计原理 3 2.1设计要求 3 2.2 频率测量 3 2.2.1时间门限测量法 3 2.2.2标准频率比较测量法 3 2.2.3 等精度测量法 4 2.3方案提出及确定 4 2.4系统设计与方案论证 5 2.5小结 6 3、 频率计层化设计方案 8 3.1频率计主体电路顶层电路原理图 8 3.1.1频率计主体电路顶层原理图设计 8 图3.1 频率计主体电路电路顶层原理图 9 3.1.2仿真设计 9 3.2功能模块设计 10 3.2.1十进制计数器元件cnt10_v的设计 10 3.2.2 四位十进制计数器的顶层设计 12 3.2.3 闸门控制模块EDA设计 15 3.2.4译码显示模块 18 3.3小结 23 总 结 24 谢辞 25 参考文献 26 摘 要 数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。 采用FPGA现场可编程门阵列为控制核心，通过硬件描述语言VHDL编程，在QuartusII仿真平台上编译、仿真、调试 ，并下载到FPGA芯片上，通过严格的测试后，能够较准确地测量方波、正弦波、三角波、矩齿波等各种常用的信号的频率，而且还能对其他多种物理量进行测量。 关键词:硬件描述语言,现场可编程门阵列,频率计,频率测量 ABSTRACT Digital frequency meter is a digital circuit in a typical application, the actual hardware design of devices used in more complicated connection, but will have relatively large delay, caused by measurement error, poor reliability. With the FPGA field programmable gate array ，a wide range of applications to the development of EDA tools as a means of using the VHDL hardware description language , will greatly simplify the whole system to improve overall system performance and reliability.  The use of field programmable gate array FPGA for the control of the core, through the VHDL hardware description language programming, in QuartusII compiled simulation platform, simulation, debugging, and downloaded to the FPGA chip, through rigorous testing, to more accurately measure square wave, sine wave, triangle wave, moment-tooth wave signals such as the frequency of commonly used, but also a variety of other physical measurements. Key words: VHDL, FPGA, the cymometer,the frequency measurement 前 言 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短在达到不同的测量精