我的教案100605-DSP.docVIP

第一章 绪 论 一、数字信号处理实现的方法t （1）在通用的微机上用软件实现。 （2）利用特殊用途的DSP芯片来实现。 （3）利用专门用于信号处理的通用DSP芯片来实现。 （4）用FPGA/CPLD用户可编程器件来实现。 (1)在通用的计算机上用软件实现； (2)在通用计算机系统中加上专用的加速处理机实现； (3)用通用的单片机实现 (4)用通用的可编程DSP芯片实现 (5)用专用的DSP芯片实现 二、TMS320 DSP系列 1. 通用DSP芯片的代表性产品包括TI公司的TMS320系列、AD公司ADSP21xx系列、MOTOROLA公司的DSP56xx系列和DSP96xx系列、ATT公司的DSP16/16A和DSP32/32C等单片器件。 2. TI的三大主力DSP产品系列为C2000系列主要用于数字控制系统；C5000（C54x、C55x）系列主要用于低功耗、便携的无线通信终端产品；C6000系列主要用于高性能复杂的通信系统。C5000系列中的TMS320C54x系列DSP芯片被广泛应用于通信和个人消费电子领域。 三、DSP芯片的主要特点 1.哈佛结构 2.多总线结构 3.流水线结构 4.多处理单元 5.特殊的DSP指令 6.指令周期短 7.运算精度高 8.硬件配置强 五、DSP技术的发展趋势 （新增内容） (1)DSP内核结构进一步改善的趋势 (2)存储器构架的趋势 (3)SOC的趋势 (4)实时的趋势 (5)嵌入式的趋势 第二章 TMS320C54x的硬件结构 2.1 结构概述 一、 3. 指令系统 单指令重复和块指令重复操作。 块存储器传送指令。 32位长操作数指令。 同时读入两个或3个操作数的指令。 并行存储和并行加载的算术指令。 条件存储指令。 从中断快速返回指令。 4. 在片外围电路 软件可编程等待状态发生器。 可编程分区转换逻辑电路。 带有内部振荡器。 外部总线关断控制，以断开外部的数据总线、地址总线和控制信号。 数据总线具有总线保持器特性。 可编程定时器。并行主机接口（HPI）。 5. 电源 可用IDLEl、IDLE2和IDLE3指令控制功耗，以工作在省电方式。 可以控制关断CLKOUT输出信号。 6. 在片仿真接口 具有符合IEEEll49.1标准的在片仿真接口（JTAG）。 7. 速度 单周期定点指令的执行时间为25/20/15/12.5/10-ns(40 MIPS/50 MIPS/66 MIPS/80 MIPS/100 MIPS)。 二、TMS320C54x的硬件结构框图 它围绕8条总线由10大部分组成。 硬件结构框图 2.3 存储器分配 一、TMS320C54x存储器由3个独立的可选择空间组成：程序空间、数据空间和I/O空间。 程序存储器空间包括程序指令和程序中所需的常数表格；数据存储器空间用于存储需要程序处理的数据或程序处理后的结果；I/O空间用于与外部存储器映象的外设接口，也可以用于扩展外部数据存储空间。 三、程序存储器 器件复位时，复位、中断和陷阱中断的向量映象在地址FF80H开始的程序存储器空间。然而，复位后这些向量可以被重新映象在程序存储器空间任何128字页的开始。这样，可以把向量表移出引导ROM，并重新配置其地址。 四、数据存储器 通过对处理器方式状态寄存器PMST的DROM位的设置，将片内ROM配置在数据存储器空间（DROM=1），这样，可以用指令将片内ROM作为数据存储器中的数据ROM来读取。复位时，DROM位被清0。 64K字的数据存储器空间包括数据存储器映象寄存器，0000H～001FH是常用的CPU寄存器地址，0020H～005FH是片内外设寄存器的地址。 五、I/O存储器 除程序存储器空间和数据存储器空间外，C54x系列器件还提供了I/O存储器空间，利用I/O空间可以扩展外部存储器。 I/O存储器空间为64K字（0000h～FFFFh），有两条指令PORTR和PORTW可以对I/O存储器空间操作，读写时序与程序存储器空间和数据存储器空间有很大不同。 FF80H 中断矢量表 （外部存储器） ? ? 指数编码器【例】 EXP A ；（冗余符号位-8）→T寄存器 ST T，EXPONET ；将指数值存到数据存储器中 NORM A ；对累加器进行归一化 3．数据存储器 根据型号的不同，其容量范围为10～200KW（千字），包括片上ROM、DARAM、SARAM。当CPU产生的数据地址在片内数据存储器范围内时，便直接对片内数据存储器寻址；当CPU产生的数据地址不在片内数据存储器范围内时，CPU自动对片外数据存储器寻址。 2.5 TMS