[工学]224 APEX系列产品.ppt

2.2.4 APEX系列产品 1. 主要技术特性 APEX20K／APEX20KC／APEX Ⅱ系列器件具有多核结构，多核结构集成了乘积项、查找表和嵌入式存储器。使用查找表逻辑实现增强型寄存器功能；查找表结构能有效实现数据通道、增强型寄存器、数学运算及数字信号处理器等设计；使用嵌入式系统块（ESB）实现多种存储功能，包括FIFO、双端口 RAM及内容可寻址存储器（CAM）；使用乘积项逻辑实现组合功能。乘积项结构适用于实现复杂组合逻辑（如状态机）；乘积项和查找表结构与存储功能、多核结构及AMPP功能相结合，使得APEX系列器件成为目前唯一支持“可编程单芯片系统SOPC”的器件。 APEX系列器件支持先进的I／O标准和内容可寻址存储器（CAM）并具有更多的全局时钟数、增强的“时钟锁定”时钟电路等附加特性。灵活的带四个锁相环的时钟管理电路：片内时钟树型分布，多达8路的全局时钟信号，时钟锁定功能可减小延时和相差，时钟自举功能可提供时钟分频器和倍频器，时钟转换编程支持时钟相位和时钟延时转换。 APEX系列器件具有4级连续式延时可预测的快速通道互连，实现快速加法器、计数器和比较器的专用进位链，实现高扇入逻辑功能的专用级联链。交织式局部互连结构允许一个逻辑单元通过快速局部互连驱动其它29个逻辑单元。 APEX系列器件的配置通常是在系统上电时，通过存储一个Altera串行PROM中的配置数据或者由系统控制器提供的配置数据来完成。Altera提供ISP串行数据配置芯片，如 EPC1、EPC2、EPC16；APEX系列器件具有优化的接口，允许微处理器串行或并行，同步或异步对其进行配置，微处理器将APEX20K作为存储器对待，重新配置也很容易。APEX系列器件被配置后，可以通过重新复位器件、加载新数据的方法实现在线可配置。 APEX20K／APEX20KC／APEX Ⅱ系列产品具有 144～1020个引脚等多种封装形式，用户可任意选择。 APEX系列器件由 Altera的 QuartusⅡ开发系统支持。 APEX20K／APEX20KC／APEX Ⅱ系列产品主要技术特性如表2.2.6～表2.1.8所示。 2. 器件结构 APEX系列器件内部结构如图2.2.14所示，将查找表逻辑、乘积项逻辑和存储器集成在一个器件中。 APEX系列器件中的互连信号是由一系列快速、连续、纵横贯穿于整个器件的行、列通道组成的快速通道（Fast Track）互连提供的。每个I/O引脚配有一个 I/O单元（IOE）、它位于每个快速通道互连行、列的末端。 嵌入式系统块(ESB）能实现各种存储功能，包括CAM、RAM、双端口 RAM、ROM及FIFO。大量的可级联ESB确保了器件在高集成度设计时能获得更多更广的存储块。ESB的高速性能使得它在实现小存储块时，不必以损失任何速度为代价，同时丰富的ESB资源可保证设计人员能处理系统所要求的任意大小的存储块。 APEX系列器件可提供2个专用时钟引脚和4个用于驱动寄存器输入控制的专用输入引脚。这些信号使用具有极短延时和极低失真的专用布线通道，以确保有效分配高速低失真控制信号。4个全局信号可由4个专用输入信号驱动，也可以由内部逻辑产生的信号驱动，这一特性用于产生具有高扇出的异步清除和时钟驱动信号。APEX系列器件提供2个专用时钟引脚，同时具有时钟锁定和时钟自举管理电路。APEX系列器件还提供2个附加的专用时钟引脚，总共4个专用时钟引脚。 3. MegaLAB结构 APEX系列器件是由一系列的MegaLAB结构构成， MegaLAB的结构如图2.2.15所示。每个MegaLAB结构包含一组逻辑阵列块（LAB）一个ESB以及一个在MegaLAB结构内提供信号通道的MegaLAB互连。不同型号器件的LAB不同。在MegaLAB结构和I／O引脚间的信号布线通过Fast-Track互连实现。另外，靠边的LAB能被I/O引脚通过局部互连驱动。 图2.2.15 APEX系列器件的MegaLAB结构 4. LAB（逻辑阵列块） LAB由10个 LE及它们关联的进位链、级联链、LAB控制信号和LAB局部互连组成。在同一个或相邻的 LAB、IOE和 ESB中的 LE之间通过局部互连传递信号。QuartusⅡ编译器在LAB内或邻近的LAB间设置了关联逻辑，它允许为提高器件性能而使用一条快速局部互连通道。 APEX系列器件使用交织式LAB结构，如图2.2.16所示。这一结构允许每个LE驱动两个局部互连带。这种特性是为了尽可能少使用MegaLAB与FastTrack互连，以提供更高的性能和更大的灵活性。通过快速局部互连，每个LE能够驱动29个其它的LE。 图2.2.16 APEX系列器件的LAB结构 每个LAB都有专用的逻辑为LE和ES