[工学]CMI实验.ppt

数字光纤通信线路编译码CPLD仿真实验 二、实验内容： 1. 学习使用Altera公司Maxplus II仿真平台进 行CPLD数字电路的设计与仿真。 2. 设计m序列单极性NRZ码、任意序列码产生电路以及光纤线路CMI编译码电路。 m序列: 伪随机序列; NRZ: 不归零码; CMI编码规则: 0码: 01; 1码: 00/11 交替; 3. 通过CPLD仿真确保上述电路的正确设计。 4. 总结光纤线路编译码在光纤通信系统中的实 际运用。 三、实验要求 A．实验过程要求 1．基本要求： 在MAX+plus II软件仿真环境中， 1.1 用原理图法建立新工程，设计CPLD内部下述电路： 15位m序列NRZ码的生成电路； 15位任意序列码的生成电路 CMI编码电路； CMI编码输入的选择电路：周期15位m序列与由周期15位 二进制码表示的本组内某学号最后四位（前面可补 零）分别选择作为CMI编码输入。 CMI译码电路（在实验室条件下使用统一系统时钟，输入 为CMI编码输出）； 1.2 对所做设计完成正确编译。 1.3 使用仿真环境完成信号波形仿真。CPLD电路仿真的输入输出信号即各测试点 数字信号要求如下： 输入：电路的总复位信号：1路（位）； 系统时钟信号（2Mbps） ：1路； CMI编码输入的选择信号：1路； 输出：周期15位m序列NRZ码：1路； 周期15位二进制后四位学号：1路； CMI编码输出信号：1路； CMI译码输出信号：1路； 1.4 对仿真信号波形结果进行原理分析，发现可能的问题并加以解决，得到正确的仿真结果。 2. 扩展要求： 2.1 如果接收时钟错位，设计补救电路。增 加两个输出指示信号：曾经出现误码1 位；目前是否有误码1位。 2.2 在MAX+plus II软件中编写VERILOG HDL硬件描述语言程序完成上述电路设 计与仿真（写仿真步骤）。 B．结果要求 1．实验报告： 1.1 总结实验目的、工作原理、实验内容、设计电 路； 1.2 对比设计报告中的信号波形理论分析结果与实际 仿真结果是否存在差异，如果有差异，分析产生 差异的原因； 1.3 实验中出现的问题及解决方法； 1.4 心得体会（要求手写）。 2．原始实验结果： 2.1 MAX+plus II软件中的.PDF电路设计文件； 2.2 MAX+plus II软件中的.SCF波形仿真文件 （P19）； 2.3 可能的.v硬件描述语言设计文件 四、MAXPLUS2软件使用举例 ： 双击桌面MAX+plus II图标,弹出: File--New--.gdf文件（原理图文件)--ok 建立原理图需要:键入器件，连线，命名。键入器件的简便方法（如果知道器件名称，一般方法最后介绍）：双击空白处,在文本框中键入器件名DFFE，OK后可调入器件DFFE。 分别键入器件名VCC、NOT、INPUT、OUTPUT，调入上述器件后，鼠标左键拖动器件，布局如下图： 第二步连线，鼠标左键放置于器件虚框与端口交点，出现小十字，可拖动出直线与直角线，拖动连线实施端口互连。 连线时注意，拖动连线必需沿器件端口线延长后才可拐直角；其它连线不经过器件端口点。完成连线如下： 第三步关键点命名，左键点击左侧与INPUT的连线，键入inclk，同理，点击右侧与OUTPUT的连线，键入outclk如下： 左键双击左侧INPUT的PIN-NAME使其变黑，键入inclk，同理，点击右侧OUTPUT的PIN-NAME使其变黑，键入outclk如下： 注意，管脚名与连线名需相同。此时，原理图建立完毕。 现在开始编译。首先进行文件命名：File---Save as D盘u