八章可编程逻辑器件.pptVIP

第八章 可编程逻辑器件 计算机学院 王玲玲 可以设置为输入/输出； 输入时可设置为：同步（经触发器） 异步（不经触发器） 输入输出模块I/OB 可编程逻辑模块CLB 本身包含了组合电路和触发器，可构成小的时序电路 将许多CLB组合起来，可形成大系统 组合逻辑电路的3种不同的组态 这种通用的模块由N沟道MOS管和CMOS反相器组成，输出与输入间的函数关系由编程控制信号决定。 将编程控制信号与函数对应关系列成函数表，在编程过程中通过查表即可找出所需的编程数据。 图中NMOS管构成通用逻辑模块。A、B是两个输入变量，F为输出逻辑函数，C0、 C1、 C2、 C3是编程控制信号，它们接NMOS管的漏极。 ▲查找表（LUT）就是一个有N根，一般是4根地址线的16x1的RAM存储器。（存储容量取决于输入数量，N个输入的逻辑函数，需要2N容量的SRAM来实现。） ▲工作原理：当用户通过原理图或HDL 语言描述了一个4输入的逻辑电路后，EDA软件就会按设计要求自动计算逻辑电路的所有可能的结果，并把该结果事先写入这个RAM存储器。这样，当输入变量作为RAM的地址信号输入时，预期的结果（输出逻辑函数）就作为RAM的存储数据输出了。（查找表存储组合逻辑值） * ——PLD, Programmable Logic Device 一、PLD的基本特点 8.1 概 述 1. 数字集成电路从功能上有分为通用型、专用型两大类 数字 系统 专用集成电路ASIC(Application Sepecific Integrated Circuit) 可编程逻辑器件PLD (Programmable Logic Device) 片上系统SoC (System on Chip) 2. PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的 8.1 概 述 二、PLD的发展和分类 ◆ 简单可编程逻辑器件SPLD ● 可编程只读存储器（EPROM） ● 现场可编程逻辑阵列（FPLA） ● 可编程阵列逻辑（PAL） ● 通用阵列逻辑（GAL） ◆ 复杂可编程逻辑器件CPLD ◆ 现场可编程逻辑器件FPGA 8.1 概 述 三、设计方法的变更 利用EDA工具，采用可编程逻辑器件，通过设计芯片来实现系统功能。称为基于芯片的设计方法。 可编程逻辑器件设计电路过程如图所示： 电 路方 设案 计 设 计 输 入 优 化 电 路 选 择 器 件 编 程 器时 件序 功检 能查 四、PLD中的逻辑图画法 8.1 概 述 五、PLD的基本结构 与门 阵列 乘积项 输入 电路 输入信号 互补 输入 输出函数 反馈输入信号 可直接 输出 也可反馈到输入 输出既可以是低电平有 效，又可以是高电平有效。 或门 阵列 和项 输出 电路 PLD主体 可由或阵列直接输出， 构成组合； 通过寄存器输出， 构成时序方式输出。 8.1 概 述 可编程只读存储器（EPROM） 它包含一个固定的“与”阵列和一个可编程的“或”阵列。 或阵列（可编程） 与阵列（固定） I2 O2 O0 O1 P0 P1 P2 P3 P4 P5 P6 P7 I0 I1 O0=I2I1I0+I2I1I0+I2I1I0+I2I1I0 O1=I2I1I0+I2I1I0+I2I1I0+I2I1I0 O2=I2I1I0+I2I1I0+I2I1I0 8.2 现场可编程逻辑阵列 FPLA (Field Programmable Logic Array) 它出现于20世纪70年代。 FPLA 组合FPLA 时序FPLA FPLA由可编程的与逻辑阵列和可编程的或逻辑阵列组成。 一、组合逻辑型FPLA 二、时序逻辑型FPLA 8.3 可编程阵列逻辑PAL Programmable Array Logic 8.3.1 PAL的基本电路结构 可编程“与”阵列+固定“或”阵列+输出电路 8.3.2 PAL的几种输出电路结构和反馈形式 一. 专用输出结构 其输出端只能用作输出使用。 用途：产生组合逻辑电路 二. 可编程输入/输出结构 8.3.2 PAL的几种输出电路结构和反馈形式 用途：组合逻辑电路， 有三态控制可实现总线连接 可将输出作输入用 三. 寄存器输出结构 用途：产生时序逻辑电路 8.3.2 PAL的几种输出电路结构和反馈形式 时序逻辑电路 还可便于对“与-或”输出求反 8.3.2 PAL的几种输出电路结构和反馈形式 四. 异或输出结构 五. 运算反馈结构 8.3.2 PAL的几种输出电路结构和反馈形式 时序逻辑电路 可产生A、B的十六种算术、逻辑运算 五. 运算反馈结构 8