[理学]EDA技术与应用第2版.ppt

2.2 Quartus II软件的主界面 2.4 MAX+PLUS Ⅱ设计项目的转换 2.5 Quartus II宏功能模块的使用方法 * * 6.1 可编程逻辑器件的基本原理 PROM是始于1970年出现第一块可编程逻辑器件PLD（Programmable Logic Device），随后可编程逻辑器件又陆续出现了PLA、PAL、GAL、EPLD及现阶段的CPLD和FPGA等。可编程逻辑器件的出现，不仅改变了传统的数字系统设计方法，而且促进了EDA技术的高速发展。EDA技术是以计算机为工具，代替人去完成数字系统设计中各种复杂的逻辑综合、布局布线和设计仿真等工作。设计者只需用硬件描述语言完成对系统功能的描述，就可以由计算机软件自行完成处理，得到设计结果。利用EDA工具进行设计，可以极大地提高设计的效率。 * * 6.1.1 可编程逻辑器件的分类 可编程逻辑器件的密度分类 低密度可编程逻辑 器件(LDPLD) 高密度可编程逻辑 器件(HDPLD) 可编程逻辑器件(PLD) PROM PLA PAL GAL EPLD CPLD FPGA * * 1． 按集成密度分类 可编程逻辑器件从集成密度上可分为低密度可编程逻辑器件LDPLD和高密度可编程逻辑器件HDPLD两类。 LDPLD 通常是指早期发展起来的、集成密度小于700门/片左右的PLD如ROM、PLA、PAL和GAL等。 HDPLD包括可擦除可编程逻辑器件EPLD（Erasable Programmable Logic Device）、复杂可编程逻辑器件CPLD（Complex PLD）和FPGA三种，其集成密度大于700门/片。如Altera公司的EPM9560，其密度为12000门/片，Lattice公司的pLSI/ispLSI3320为14000门/片等。目前集成度最高的HDPLD可达25万门/片以上。 * * 2. 按编程方式分类 可编程逻辑器件的编程方式分为两类：一次性编程OTP（One Time Programmable）器件和可多次编程MTP（Many Time Programmable）器件。 OTP器件是属于一次性使用的器件，只允许用户对器件编程一次，编程后不能修改，其优点是可靠性与集成度高，抗干扰性强。 MTP器件是属于可多次重复使用的器件，允许用户对其进行多次编程、修改或设计，特别适合于系统样机的研制和初级设计者的使用。 * * 根据各种可编程元件的结构及编程方式，可编程逻辑器件通常又可以分为四类： ① 采用一次性编程的熔丝（Fuse）或反熔丝（Antifuse）元件的可编程器件，如PROM、PAL和EPLD等。 ② 采用紫外线擦除、电可编程元件，即采用EPROM、UVCMOS工艺结构的可多次编程器件。 ③ 采用电擦除、电可编程元件。其中一种是E2PROM，另一种是采用快闪存储器单元（Flash Memory）结构的可多次编程器件。 ④ 基于静态存储器SRAM结构的可多次编程器件。目前多数FPGA是基于SRAM结构的可编程器件。 * * 3. 按结构特点分类 PLD按结构特点分为阵列型PLD和现场可编程门阵列型FPGA两大类。 阵列型PLD的基本结构由与阵列和或阵列组成。简单PLD（如PROM、PLA、PAL和GAL等）、EPLD和CPLD都属于阵列型PLD。 现场可编程门阵列型FPGA具有门阵列的结构形式，它有许多可编程单元（或称逻辑功能块）排成阵列组成，称为单元型PLD。 * * 6.2 可编程逻辑器件的设计技术 6.2.1 概 述 在PLD没有出现之前，数字系统的传统设计往往采用“积木” 式的方法进行，实质上是对电路板进行设计，通过标准集成电路器件搭建成电路板来实现系统功能，即先由器件搭成电路板，再由电路板搭成系统。数字系统的“积木块”就是具有固定功能的标准集成电路器件，如TTL的74/54系列、CMOS的4000/4500系列芯片和一些固定功能的大规模集成电路等，用户只能根据需要选择合适的集成电路器件，并按照此种器件推荐的电路搭成系统并调试成功。设计中，设计者没有灵活性可言，搭成的系统需要的芯片种类多且数目大。 * * ModelSim仿真属于功能仿真，输出波形没有延迟。为了对设计文件进行门级时序仿真，必须用MAX+plusII对设计文件进行综合和适配，再把适配后的网表文件导入到ModelSim仿真环境中进行门级时序仿真。 MAX+plusII支持多种VHDL和Verilog HDL网表格式，不同的网表格式ModelSim仿真处理不同，因此在MAX+plusII中还必须进行设置。在MAX+plusII对设计文件进行编译时，可以执行“Interface”→“VHDL Netlis