[理学]VHDL期末复习PPT知识点很全.ppt

VHDL复习参考 1 自顶向下的设计方法 数字电路的EDA设计是基于PLD进行设计的，支持自顶向下的设计方法： （1）首先从系统设计入手，在顶层进行功能划分和结构设计； （2）然后再逐级设计底层的结构； （3）并在系统级采用仿真手段验证设计的正确性； （4）最后完成整个系统的设计，实现从设计、仿真、测试一体化。 2 EDA技术的优势 可以大大降低设计成本，缩短设计周期； 库都是EDA公司与半导体生产厂商合作、共同开发； 极大的简化设计文档的管理； 极大的提高了大规模系统电子设计的自动化程度； 设计者拥有完全的自主权； 良好的可移植性和可测试性，为系统开发提供可靠的保证； 能将所有设计环节纳入统一的自顶向下的设计方案之中； 在系统板设计结束之后，仍可利用计算机对硬件系统进行完整的测试；…… 设计效率提高、设计周期缩短；设计质量提高；设计成本降低；能更充分发挥设计人员的创造性；设计成果的重用性大大提高，省去了不必要的重复劳动。 3 PLD是可编程逻辑器件（Programmable Logic Device）的英文缩写。 可编程逻辑器件是一种数字集成电路的半成品，在其芯片上按一定排列方式集成了大量的逻辑门和触发器等基本逻辑元件。通过编程可以设置其逻辑功能。 PLD编程: 利用开发工具对PLD进行加工，即按设计要求将这些片内的元件连接起来，使之完成某个逻辑电路或系统的功能，成为一个专用集成电路（ASIC—Application Specific Integrated Circuit）。 4 （1）LIBRARY和PACKAGE声明区 LIBRARY（库）是用于存放预先编译好的Package（程序包）。 PACKAGE （程序包）中定义了基本的常数，数据类型，元件及子程序等。 作用：声明在实体和结构体定义中将用到的 数据类型、元件或子程序等。 声明格式： LIBRARY 库名； USE 库名. PACKAGE名.all； 5 （1） LIBRARY和PACKAGE声明区 VHDL语言的库分为两类：一类是设计库（std库、work库），一类是资源库（IEEE库等）。设计库对当前项目是可见默认的，无需用LIBRARY子句、USE子句声明。资源库是常规元件和标准模块存放的库，使用哪个资源库要预先声明。 由于VHDL已是IEEE规定的标准，所以只要是CPLD、FPGA等器件公司，他们都会提供标准的IEEE资源库，而且由于这里面包含许许多多的定义和参数，初学者一时之间也不容易全部了解，所以可以全部写上以减轻负担，如下所示： LIBRARY IEEE; USE IEEE.std_logic_1164.all; USE IEEE.std_logic_arith.all; USE IEEE.std_logic_unsigned.all; 6 （2）ENTITY定义区 作用： ENTITY（实体）用于定义电路的外观，即I/O端口的类型和数量。 定义格式： ENTITY 实体名 IS [类属参数说明]； [端口说明]； [实体说明部分]； End 实体名; 7 一个完整的ENTITY实例 LIBRARY IEEE; USE IEEE.std_logic_1164.all; ENTITY ram IS GENERIC(delay_time: time:=5ns); PORT(addr: IN std_logic_vector(15 DOWNTO 0); sel: IN std_logic; data: OUT std_logic_vector(31 DOWNTO 0)); TYPE instruction IS ARRAY(0 TO 7) OF natural; TYPE program IS ARRAY(natural RANGE) OF instruction; END ram; 8 （3）ARCHITECTURE定义区 作用：实体的实现。即说明电路执行什么动作或实现功能。 定义格式： ARCHITECTURE 结构体名 OF 实体名 IS [ 声明语句；(内部信号、变量、常数，元件，子程序声明)] BEGIN 并行描述语句； END 结构体名； 9 （4）CONFIGURATION定义区 一个完整VHDL电路设计必须有一个实体和对应的结构体，即实体和结构体对构成一个完整的VHDL设计。 一个实体可对应一个结构体或多个结构体，即一个实体可以有不同的描述方式。 作用：当实体有多个结构体时，系统默认实体选用最后一个结构体，利用CONFIGURATION语句可以