[理学]数字逻辑 第六章.ppt

第六章 异步时序电路的分析与设计 6.1?????脉冲异步时序电路概述????????????? ⒈ 脉冲异步时序电路与同步时序电路相同点是： ⑴ 状态的改变都依赖于外加脉冲。 ⑵ 存储元件都是触发器。 ⒉ 脉冲异步时序电路与同步时序电路的差异是： ⑴ 脉冲异步时序电路无外加的统一的时钟脉冲。 ⑵ 输入变量x为脉冲信号，由输入脉冲直接引起电路的状态改变。 ⑶ 由次态逻辑产生各触发器控制输入信号(Y1, Y2 , …,Yr) ,而且还产生时间有先后的各触发器的时钟控制信号( CLK1 , CLK2 , …,CLKr ) 。 脉冲异步时序电路的电路结构 6.2 脉冲异步时序电路的分析 脉冲异步时序电路的分析步骤基本上与同步电路一样，仅作以下修改： 例1 试分析如图所示电路。 分析步骤如下： ⑴ 列出输出函数和控制函数表达式： 分析步骤如下： ⑴ 列出输出函数和控制函数表达式： ⑵ 列出状态真值表和次态真值表，见下页。 当 x = 0 时，电路状态不变，讨论(略)； 当 x = 1 时，列次态真值表的原则是： 当 CLK = 0 时， 则 Qn+1= Q 当 CLK = 1 时， 则 Qn+1= D 状态真值表和次态真值表 组 合 电 路 输 出 状态真值表和次态真值表 ⑶ 画出状态表和状态图 ⑷ 画出时间序列图 例2 试分析如图所示的脉冲异步时序电路。 该电路包含两个/S - /R 锁存器， 有三根输入线x3 x2 x1 ，是一个 Moore 型电路。 ⑵ 列出状态真值表及次态真值表 当 x3 = x2 = x1 = 0 时，则 S2 = R2 = S1 = R1 = 1 电路不变，讨论(略) 。 当 x3 、x2 、x1 有效且不能同时为 1 时， 则 若 S = 0 则 yn+1 = 1 若 R = 0 则 yn+1 = 0 若 S = R = 0 则 禁忌 若 S = R = 1 则 yn+1 = y ⑵ 列出状态真值表及次态真值表 ⑵ 列出状态真值表及次态真值表 ⑵ 列出状态真值表及次态真值表 ⑵ 列出状态真值表及次态真值表 ⑶ 画出状态表和状态图 ⑷ 电路功能说明: 从状态 00 出发，顺序输入 x1 →x2 →x3 ，则电路状态变化为 10 – 11 – 01，输出 Z 为 0 – 0 – 1。 ⑶ 画出状态表和状态图 ⑷ 电路功能说明: 当电路处于状态 01，输入 x3 、x1均不能改变电路状态，仅在输入 x2 时，电路回转到状态 00 ，输出由1 变为 0。 ⑶ 画出状态表和状态图 ⑷ 电路功能说明: 因此，此电路是“ x1 – x2 – x3 ”序列检测器。当输出为 1 后，只有输入 x2 才能使其恢复至初态。 6.3 脉冲异步时序电路的设计 脉冲异步时序电路的设计步骤基本上与同步的一样，但须特别考虑： 例 用D触发器设计一个“x1 – x1 – x2 ”序列检测器。 ⑵ 状态化简 从原始状态表中可明显 看到AD等效， AD合并后可 得到最小化状态表。 ⑵ 状态化简 从原始状态表中可明显 看到AD等效， AD合并后可 得到最小化状态表。 ⑷ 确定控制函数及输出函数 作出 CLK1、D1 、 CLK2、D2 的卡诺图， 按下列原则进行： ① y1y2 =10 状态不存在，无关项d ⑷ 确定控制函数及输出函数 ② x1x2 = 11 禁止， 则 CLK、 D2 的卡诺图填 d。 ⑷ 确定控制函数及输出函数 ③ x1x2 = 00 电路不改变， 则 CLK的卡诺图填 0， D 的卡诺图填 d， Z 的卡诺图填 0 。 ⑷ 确定控制函数及输出函数 ④ x1x2 = 01、10 当 y1n+1 ＝ y1 时，电路不改变， CLK1 = 0，D1 = d (好) ⑷ 确定控制函数及输出函数 ④ x1x2 = 01、10 同样 当y2n+1 ＝ y2 时，电路不改变， CLK2 = 0，D2 = d (好) ⑷ 确定控制函数及输出函数 ⑤ x1x2 = 01 、10 当y1n+1